pll-vco 文章進(jìn)入pll-vco技術(shù)社區(qū)

鎖相環(huán)無(wú)法鎖定，就該這樣處理

　　在嘗試將鎖相環(huán)(PLL)鎖定時(shí)，你是否碰到過(guò)麻煩?草率的判斷會(huì)延長(zhǎng)調(diào)試過(guò)程，調(diào)試過(guò)程變得更加單調(diào)乏味。根據(jù)以下驗(yàn)證通行與建立鎖定的程序，調(diào)試過(guò)程可以變得非常簡(jiǎn)單。　　第1步：驗(yàn)證通信　　第一步是驗(yàn)證PLL響應(yīng)編程的能力。如果PLL沒有鎖定，無(wú)法讀回，則嘗試發(fā)送需要最小量硬件命令工作的軟件命令。一種方法是通過(guò)軟件(而非引腳)調(diào)節(jié)PLL的通電斷電尋找引腳的可預(yù)測(cè)電流變化或偏置電壓電平變化。許多PLL在其輸入(OSCin)引腳的電平在通電時(shí)為Vcc/2，在斷電時(shí)為0V。　　如果PLL集成了壓控振
關(guān)鍵字：鎖相環(huán) PLL

【E問(wèn)】鎖相環(huán)的組成和工作原理介紹

　　1.鎖相環(huán)的基本組成　　許多電子設(shè)備要正常工作，通常需要外部的輸入信號(hào)與內(nèi)部的振蕩信號(hào)同步，利用鎖相環(huán)路就可以實(shí)現(xiàn)這個(gè)目的。　　鎖相環(huán)路是一種反饋控制電路，簡(jiǎn)稱鎖相環(huán)(PLL)。鎖相環(huán)的特點(diǎn)是：利用外部輸入的參考信號(hào)控制環(huán)路內(nèi)部振蕩信號(hào)的頻率和相位。　　因鎖相環(huán)可以實(shí)現(xiàn)輸出信號(hào)頻率對(duì)輸入信號(hào)頻率的自動(dòng)跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過(guò)程中，當(dāng)輸出信號(hào)的頻率與輸入信號(hào)的頻率相等時(shí)，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由
關(guān)鍵字：鎖相環(huán) PLL

使用具有精密相位控制的超寬帶PLL/VCO替代YIG調(diào)諧振蕩器硅片

　　RF和微波儀器(比如信號(hào)和網(wǎng)絡(luò)分析儀)需使用寬帶掃頻信號(hào)來(lái)進(jìn)行大多數(shù)基本測(cè)量。但寬帶壓控振蕩器(VCO)通常會(huì)因最大限度擴(kuò)大調(diào)諧范圍所需的低Q和高KVCO(VCO的調(diào)諧靈敏度，單位：MHz/V)而具有最糟糕的相位噪聲。釔鐵石榴石(YIG)調(diào)諧振蕩器憑借良好的寬帶相位噪聲性能和一個(gè)倍頻程頻率調(diào)諧范圍巧妙地解決了該問(wèn)題，但體積可能較大且費(fèi)用昂貴，并且它的調(diào)諧電流可以達(dá)到數(shù)百mA。當(dāng)然，該振蕩器仍需外部鎖相環(huán)(PLL)來(lái)閉合環(huán)路以及壓控電流源來(lái)提供調(diào)諧電流。　　YIG晶體球類似具有高
關(guān)鍵字： PLL VCO

用于高頻接收器和發(fā)射器的鎖相環(huán)-第一部分

　　第一部分將重點(diǎn)介紹有關(guān)PLL的基本概念，同時(shí)描述基本PLL架構(gòu)和工作原理，另外，我們還將舉例說(shuō)明PLL在通信系統(tǒng)中的用途。最后，我們將展示一種運(yùn)用ADF4111頻率合成器和VCO190-902T電壓控制振蕩器的實(shí)用PLL電路?！　≡诘诙糠种校覀儗⒃敿?xì)考察與PLL相關(guān)的關(guān)鍵技術(shù)規(guī)格：相位噪聲、參考雜散和輸出漏電流。導(dǎo)致這些因素的原因是什么，如何將其影響降至最低?它們對(duì)系統(tǒng)性能有何影響?　　最后一部分將詳細(xì)描述構(gòu)成PLL頻率合成器的各個(gè)模塊以及ADI頻率合成器的架構(gòu)。同時(shí)還將簡(jiǎn)要總結(jié)目前市場(chǎng)上有售的頻
關(guān)鍵字： PLL 發(fā)射器

基于RFFC2071的變頻器設(shè)計(jì)

　　?目的　　結(jié)合 RFMD公司最新的高集成度 ,高線性 IC RFFC2071(包括寬帶 VCO, PLL和淚頻器)以及其他各類器件產(chǎn)品，為客戶提供最優(yōu)設(shè)計(jì)方案，縮短研發(fā)周期，以便能更好的服務(wù)客戶?！　?應(yīng)用范圍　　主要應(yīng)用于通信市場(chǎng)中各頻段室內(nèi)、室外覆蓋用直放站及其它頻率變換應(yīng)用等?！　?優(yōu)勢(shì)　　具有低功耗 , 小體積 ,應(yīng)用簡(jiǎn)單的特點(diǎn) , 具有良好的性能指標(biāo) , 包括線性
關(guān)鍵字： VCO PLL

ADI公司集成VCO的PLL頻率合成器改善基站性能和無(wú)線服務(wù)質(zhì)量

　　Analog Devices, Inc.，全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商，最近推出一款集成壓控振蕩器(VCO)的鎖相環(huán)(PLL)頻率合成器ADF4355，移動(dòng)網(wǎng)絡(luò)運(yùn)營(yíng)商利用它可改善蜂窩基站性能和無(wú)線服務(wù)質(zhì)量。集成VCO的新款PLL頻率合成器ADF4355的工作頻率可高達(dá)6.8 GHz，對(duì)于業(yè)界當(dāng)前的載波頻率，如此高的頻帶可提供相當(dāng)大的裕量。設(shè)計(jì)用于蜂窩基站時(shí)，無(wú)線服務(wù)提供商可利用這款新型PLL頻率合成器的高工作頻率和低VCO相位噪聲來(lái)提高呼
關(guān)鍵字： ADI PLL

系統(tǒng)時(shí)鐘源的比較選擇及高性能PLL的發(fā)展趨勢(shì)

　　本文分析了晶振模塊和PLL合成器這兩種主要的系統(tǒng)時(shí)鐘源的特點(diǎn)，并重點(diǎn)闡述了PLL合成器相對(duì)于晶振模塊的替代優(yōu)勢(shì)。　　在所有電子系統(tǒng)中，時(shí)鐘相當(dāng)于心臟，時(shí)鐘的性能和穩(wěn)定性直接決定著整個(gè)系統(tǒng)的性能。典型的系統(tǒng)時(shí)序時(shí)鐘信號(hào)的產(chǎn)生和分配包含多種功能，如振蕩器源、轉(zhuǎn)換至標(biāo)準(zhǔn)邏輯電平的部件以及時(shí)鐘分配網(wǎng)絡(luò)。這些功能可以由元器件芯片組或高度集成的單封裝來(lái)完成，如圖1所示。　　系統(tǒng)時(shí)鐘源需要可靠、精確的時(shí)序參考，通常所用的就是晶體。本文將比較兩種主要的時(shí)鐘源——晶體振蕩器(XO，簡(jiǎn)稱晶
關(guān)鍵字： PLL 晶振

改善分?jǐn)?shù)分頻鎖相環(huán)合成器中的整數(shù)邊界雜散狀況

　　您曾設(shè)計(jì)過(guò)具有分?jǐn)?shù)頻率合成器的鎖相環(huán)(PLL)嗎?這種合成器在整數(shù)通道上看起來(lái)很棒，但在只稍微偏離這些整數(shù)通道的頻率點(diǎn)上雜散就會(huì)變得高很多，是吧?如果是這樣的話，您就已經(jīng)遇到過(guò)整數(shù)邊界雜散現(xiàn)象了 —— 該現(xiàn)象發(fā)生在載波的偏移距離等于到最近整數(shù)通道的距離時(shí)。　　例如，若是鑒相器頻率為100MHz，輸出頻率為2001MHz，那么整數(shù)邊界雜散將為1MHz的偏移量。在這種情況下，1MHz還是可以容忍的。但當(dāng)偏移量變得過(guò)小，卻仍為非零值時(shí)，分?jǐn)?shù)雜散情況會(huì)更加嚴(yán)重。　　采用可編程輸
關(guān)鍵字： VCO PLL

如何實(shí)現(xiàn)功率測(cè)量的“神同步”

　　我們?cè)谑褂霉β史治鰞x的進(jìn)行測(cè)試的時(shí)候，選擇合適的同步源，如果同步源設(shè)定不當(dāng)，測(cè)量值有可能不穩(wěn)定或出現(xiàn)錯(cuò)誤，諧波測(cè)量模式還要選擇合適的PLL源，不少客戶經(jīng)常提出疑惑，同步源和PLL源有什么異同，他們的作用是什么? 　　為了能精確的計(jì)算功率等測(cè)量值，需要從采樣數(shù)據(jù)中按完整的信號(hào)周期截取數(shù)據(jù)，而原始的采樣信號(hào)有電壓和電流兩種，由于電壓和電流的信號(hào)周期不可能完全一樣，所以無(wú)論選擇電壓信號(hào)周期作為截取依據(jù)，還是選擇電流信號(hào)周期作為截取依據(jù)，都無(wú)法完美的截取完整的信號(hào)周期，怎么辦呢?從電壓電流中選擇畸變小、輸入
關(guān)鍵字： PLL PA6000

基于DDS驅(qū)動(dòng)PLL結(jié)構(gòu)的寬帶頻率合成器設(shè)計(jì)

　　結(jié)合數(shù)字式頻率合成器(DDs)和集成鎖相環(huán)(PLL)各自的優(yōu)點(diǎn)，研制并設(shè)計(jì)了以DDS芯片AD9954和集成鎖相芯片ADF4113構(gòu)成的高分辨率、低雜散、寬頻段頻率合成器，并對(duì)該頻率合成器進(jìn)行了分析和仿真，從仿真和測(cè)試結(jié)果看，該頻率合成器達(dá)到了設(shè)計(jì)目標(biāo)。該頻率合成器的輸出頻率范圍為 594～999 MHz，頻率步進(jìn)為5 Hz，相位噪聲為-91dBc。　　　　DDS的參考信號(hào)由晶振產(chǎn)生，其頻率為fref。DDS輸出的信號(hào)頻率為fDDS，頻率值由頻率控制字(FTW)控制。鎖相環(huán)
關(guān)鍵字： DDS PLL

羅德與施瓦茨推出超低靈敏度相噪分析和VCO測(cè)試儀R&S FSWP

　　R&S新型相噪分析和VCO測(cè)試儀能夠快速進(jìn)行超低靈敏度相位噪聲測(cè)量。借助R&S FSWP，用戶可輕松進(jìn)行脈沖源相噪和射頻部件的剩余相噪測(cè)量。另外，R&S FSWP亦可輕松升級(jí)成一臺(tái)完整的信號(hào)和頻譜分析儀。　　　　2015年5月19日，慕尼黑 ― 借助R&S FSWP新型相噪測(cè)試儀，用戶能以無(wú)與倫比的速度進(jìn)行信號(hào)源(如信號(hào)發(fā)生器、頻綜器、VCO等)的頻譜純度測(cè)量。這款高端儀器可在高達(dá)50GHz工作頻率下具有頂級(jí)的動(dòng)態(tài)范圍，其在互相關(guān)模式下本振耦
關(guān)鍵字： R&S VCO

冗余時(shí)鐘的平滑時(shí)鐘切換——電子設(shè)計(jì)

　　摘要：　　檢測(cè)到時(shí)鐘丟失時(shí)平滑切換到冗余時(shí)鐘源有助于避免系統(tǒng)運(yùn)行中斷。　　正文：　　當(dāng)今許多數(shù)據(jù)通信、網(wǎng)絡(luò)和計(jì)算機(jī)系統(tǒng)都需要實(shí)現(xiàn)時(shí)鐘冗余。組件或板級(jí)故障甚至簡(jiǎn)單的定期系統(tǒng)維護(hù)等引起的任何中斷都不應(yīng)造成系統(tǒng)運(yùn)行中斷。因此，為整個(gè)電路工作提供時(shí)序的系統(tǒng)時(shí)鐘必須避免因任何異常情況而中斷。帶冗余的理想時(shí)鐘發(fā)生器也必須能在檢測(cè)到時(shí)鐘錯(cuò)誤或丟失的情況下從母時(shí)鐘源平滑切換到子時(shí)鐘源或晶振。　　以下給出幾類常用的冗余時(shí)鐘方案，其中包括：　　動(dòng)態(tài)時(shí)鐘切換：根據(jù)這種方案，系統(tǒng)在檢測(cè)到母時(shí)鐘源丟失或錯(cuò)誤
關(guān)鍵字： VCO PLL

基于微波諧振腔的葡萄糖溶液濃度測(cè)量系統(tǒng)

　　摘要：根據(jù)微波諧振腔的諧振頻率隨腔內(nèi)溶液的介電常數(shù)的變化而發(fā)生偏移的特性，本文設(shè)計(jì)了基于微波諧振腔的葡萄糖溶液濃度測(cè)量系統(tǒng)，包括諧振腔測(cè)量模塊、諧振頻率跟蹤模塊和等精度頻率測(cè)量模塊，可實(shí)現(xiàn)對(duì)溶液濃度的實(shí)時(shí)測(cè)量。諧振頻率跟蹤模塊利用單片機(jī)控制壓控振蕩器(Voltage Controlled Oscillator, VCO)的輸出頻率，使VCO的輸出頻率與諧振頻率實(shí)時(shí)保持一致，實(shí)現(xiàn)了諧振頻率的自動(dòng)跟蹤。等精度頻率測(cè)量模塊在標(biāo)準(zhǔn)頻率為50 MHz時(shí)，誤差達(dá)到2×10-8，濃度測(cè)量分辨率達(dá)到0.0
關(guān)鍵字：微波諧振頻率單片機(jī) VCO 檢波器 201503

多路SDI信號(hào)單波長(zhǎng)無(wú)損光傳輸

　　摘要：針對(duì)目前市場(chǎng)上越來(lái)越多針對(duì)SDI信號(hào)的應(yīng)用需求，提出了多路SDI電信號(hào)單波長(zhǎng)光纖傳輸?shù)膶?shí)現(xiàn)方案，就方案中出現(xiàn)的由于FIFO“寫滿”或“讀空”引起的SDI信號(hào)傳輸誤碼，提出了一種基于FPGA內(nèi)部PLL的可控時(shí)鐘，利用該時(shí)鐘作為FIFO的讀時(shí)鐘，實(shí)現(xiàn)SDI信號(hào)無(wú)損傳輸。　　引言　　串行數(shù)字接口(Serial Digital Interface，簡(jiǎn)寫為SDI)是針對(duì)演播室環(huán)境提出的用單根電纜來(lái)傳輸數(shù)字視音頻信號(hào)的方式。在SMTPE-259M標(biāo)準(zhǔn)中
關(guān)鍵字： SDI FPGA 光纖 FIFO PLL 數(shù)據(jù)還原 201503

具PLL 的5 輸出超低抖動(dòng)時(shí)鐘分配器提供獨(dú)特的多芯片輸出同步方法

　　凌力爾特公司 (Linear Technology Corporation) 推出低相位噪聲整數(shù) N 合成器內(nèi)核 LTC6950，該產(chǎn)品具超低抖動(dòng)時(shí)鐘分配輸出電路。LTC6950 非常適用于產(chǎn)生和分配具高信噪比 (SNR) 時(shí)鐘數(shù)據(jù)轉(zhuǎn)換器必不可少的低抖動(dòng)信號(hào)。當(dāng)數(shù)字化或合成高模擬頻率時(shí)，保持?jǐn)?shù)據(jù)轉(zhuǎn)換器時(shí)鐘低抖動(dòng)是實(shí)現(xiàn)出色 SNR 水平的基礎(chǔ)。例如，新式電子系統(tǒng)需要用 ADC 直接數(shù)字化 RF 和高 IF 信號(hào)。憑借 18fsRMS 抖動(dòng) (在 12kHz 至 20MHz 帶寬上)，LTC6950 保證
關(guān)鍵字：凌力爾特 PLL LTC6950