首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> pll-vco

高壓VCO的一些替代方案

  • 引言　　鎖相環(huán)(PLL: Phase-locked loops)是一種利用反饋控制原理實(shí)現(xiàn)的頻率及相位的同步技術(shù)，其作用是將電路輸出的時(shí)鐘與其外部的參考時(shí)鐘保持同步。隨著集成電路加工中功能器件的尺寸縮小，器件電源電壓也呈下降
  • 關(guān)鍵字： VCO  方案    

pll環(huán)路濾波器是什么意思

  • 環(huán)路濾波器具有低通特性,它可以起到圖1-5(a)中低通濾波器的作用,更重要的是它對(duì)環(huán)路參數(shù)調(diào)整起著決定性的作 ...
  • 關(guān)鍵字： pll  環(huán)路  濾波器  

IDT推出全球首款集成可編程時(shí)鐘發(fā)生器的音頻子系統(tǒng)

  • 　　擁有模擬和數(shù)字領(lǐng)域的優(yōu)勢(shì)技術(shù)、提供領(lǐng)先的混合信號(hào)半導(dǎo)體解決方案的供應(yīng)商 IDT? 公司(Integrated Device Technology, Inc.; NASDAQ: IDTI) 面向便攜應(yīng)用推出全球首款集成可編程時(shí)鐘發(fā)生器的音頻子系統(tǒng)。新器件通過集成，可實(shí)現(xiàn)占板空間的最小化、降低系統(tǒng)成本，同時(shí)由于無需長(zhǎng)貨期的外部晶體和振蕩器，縮短產(chǎn)品上市時(shí)間。
  • 關(guān)鍵字： IDT  音頻  PLL  

基于DDS+PLL技術(shù)的頻率合成器的設(shè)計(jì)

  • 基于DDS+PLL技術(shù)的頻率合成器的設(shè)計(jì),摘要：介紹了一種頻率合成技術(shù)的設(shè)計(jì)與實(shí)現(xiàn)，基于DDS與PLL的技術(shù)產(chǎn)生高頻信號(hào)頻率。該頻率合成器由高性能DDS芯片AD9852與鎖相環(huán)芯片ADF4360-7構(gòu)成。該方案控制簡(jiǎn)單、編程靈活、可靠性高，且產(chǎn)生的信號(hào)具有輸出頻率高
  • 關(guān)鍵字： 合成器  設(shè)計(jì)  頻率  技術(shù)  DDS  PLL  基于  

ADI 新型 PLL 頻率合成器問世

  • Analog Devices, Inc. (ADI)，全球領(lǐng)先的高性能信號(hào)處理解決方案和 RF IC 供應(yīng)商，最近推出一款用于無線通信系統(tǒng)的 PLL（鎖相環(huán)）頻率合成器 ADF4351，它實(shí)現(xiàn)了集成度、性能、靈活性與頻率范圍的業(yè)界最佳組合。就單個(gè) RF器件而言，它支持最寬的連續(xù)頻率范圍。
  • 關(guān)鍵字： ADI  PLL  

GPS接收機(jī)載波跟蹤環(huán)路解決方案

  • 0引言隨著GPS衛(wèi)星應(yīng)用產(chǎn)業(yè)化進(jìn)程的逐步發(fā)展，對(duì)導(dǎo)航接收機(jī)關(guān)鍵技術(shù)的攻關(guān)必將縮短衛(wèi)星導(dǎo)航終端產(chǎn)品的研發(fā)...
  • 關(guān)鍵字： GPS接收機(jī)  載波跟蹤  Matlab  FLL  PLL  

用于以太網(wǎng)物理層時(shí)鐘同步PLL的VCO設(shè)計(jì)

  • 摘要：研究了一種基于以太網(wǎng)物理層時(shí)鐘同步的高帶寬低噪聲壓控振蕩器(VCO)，該VCO采用交叉耦合的電流饑餓型環(huán)形振蕩器，通過級(jí)聯(lián)11級(jí)環(huán)路電路和改善其控制電壓變換電路，優(yōu)化了VCO的輸出頻率范圍以及降低了輸出時(shí)鐘的
  • 關(guān)鍵字： PLL  VCO  設(shè)計(jì)  同步  時(shí)鐘  以太網(wǎng)  物理  用于  

PLL陷波濾波器用于阻攔不需要的頻率

  • 經(jīng)常有要阻擋某些頻率信號(hào)的情況，其中最常見的是50Hz或60Hz的電力線工頻。圖1中的PLL陷波濾波器可以用于阻攔不需要的頻率。IC1 LM567C是一只音調(diào)解碼器。C1、R1A和R1B等元件決定了IC1探測(cè)的頻率F：F=1/[C1(R1A
  • 關(guān)鍵字： 需要  頻率  阻攔  用于  濾波器  PLL  

AD9779A的寄存器配置及PLL頻帶優(yōu)化

  • 隨著科學(xué)技術(shù)的發(fā)展，通信、測(cè)量等各個(gè)領(lǐng)域?qū)π盘?hào)源的要求越來越高，高速任意波形發(fā)生器成為市場(chǎng)的熱點(diǎn)。高速DAC作為任意波形發(fā)生器的關(guān)鍵部分，其性能對(duì)高速信號(hào)有著極大的影響。AD9779A是目前國內(nèi)能買到的性能較
  • 關(guān)鍵字： 頻帶  優(yōu)化  PLL  配置  寄存器  AD9779A  

ADF4108在寬帶X波段頻率合成器中的應(yīng)用

  • 　　電路設(shè)計(jì)、噪聲分析及仿真 　　ADF4108主要由一個(gè)低噪聲數(shù)字鑒相器(PDF)、一個(gè)精密電荷泵、一個(gè)可編程參考分頻器、可編程A(6bit)及B(13bit)分頻計(jì)數(shù)器和一個(gè)雙模分頻器(P/P+1)構(gòu)成。在這里，隨模式控制高、低電平的不同，雙模分頻器采用兩個(gè)不同的分頻模數(shù)P+1和P。雙模分頻器的輸出同時(shí)驅(qū)動(dòng)兩個(gè)可編程分頻器，他們分別預(yù)置在A和B(A<B)，并進(jìn)行減計(jì)數(shù)。在除A和除B分頻器未計(jì)數(shù)到零時(shí)，模式控制為高電平，雙模分頻器輸出頻率為f0/(p+1)。在輸入A(P+1)個(gè)周期之后，除A分頻
  • 關(guān)鍵字： 分頻器  VCO  ADF4108  

一種基于PLL的測(cè)試測(cè)量時(shí)鐘恢復(fù)方案

  • 不管是放到測(cè)試設(shè)置中，還是作為被測(cè)設(shè)備的一部分，時(shí)鐘恢復(fù)都在進(jìn)行準(zhǔn)確的測(cè)試測(cè)量時(shí)發(fā)揮著重要作用。由于...
  • 關(guān)鍵字： PLL  時(shí)鐘恢復(fù)  測(cè)試測(cè)量  

基于PLL技術(shù)的合成頻率源設(shè)計(jì)

  • 1 引言　　頻率源是現(xiàn)代射頻和微波電子系統(tǒng)的心臟,其性能直接影響整個(gè)電子系統(tǒng)的功能，成為非常重要的部件?！　☆l率源分為二大類：自激振蕩源和合成頻率源。常見的自激振蕩源有晶體振蕩器、腔體振蕩器、介質(zhì)振蕩器、
  • 關(guān)鍵字： PLL  合成  頻率源    

PLL-VCO設(shè)計(jì)及制作第二部分

  • VCO電路的設(shè)計(jì)VCO電路為使用上章的備注欄所介紹的庫拉普振蕩電路。將線圈與電容組合，使達(dá)到設(shè)計(jì)規(guī)格的40M~60 ...
  • 關(guān)鍵字： PLL-VCO  

PLL-VCO設(shè)計(jì)及制作第一部分

  • 在此說明以晶體振蕩器做為基準(zhǔn)振蕩器，將其與VCO以及PLL電路組合成為信號(hào)產(chǎn)生器的情形也被稱為頻率合成器。此 ...
  • 關(guān)鍵字： PLL-VCO  
共178條 8/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »

pll-vco介紹

您好，目前還沒有人創(chuàng)建詞條pll-vco!
歡迎您創(chuàng)建該詞條，闡述對(duì)pll-vco的理解，并與今后在此搜索pll-vco的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473