臺積電談逆光刻技術(shù)的過去、現(xiàn)在和未來

來源：本文由半導(dǎo)體行業(yè)觀察編譯自Semiwiki。

逆光刻技術(shù) (IInverse lithography technology：ILT) 代表了過去二十年來 EDA 最重要的進步?！?nbsp; 臺積電的彭丹平（Danping Peng ）在最近的 SPIE 高級光刻 + 圖案化會議上發(fā)表了這一論斷，他的演講題為《用于 HVM 的 ILT：歷史、現(xiàn)在和未來》。

本文總結(jié)了他富有洞察力的演講的亮點。事實上，ILT 已經(jīng)提高了以更高的保真度打印晶圓級特征的能力。

ILT 歷史

首先，簡要回顧設(shè)計流片后與掩模制造相關(guān)的步驟：

? 掩模車間將光學(xué)鄰近校正 (OPC) 或 ILT 算法應(yīng)用于掩模數(shù)據(jù)。

? 掩膜數(shù)據(jù)準備 (Mask data prep：MDP) 將以適合掩碼寫入器的格式組合 OPC/ILT 生成的數(shù)據(jù)。

? 掩模寫入已經(jīng)從（基于光學(xué)的）圖案生成光刻膠涂層掩模坯的曝光發(fā)展到基于電子束的曝光?？勺冃螤罟馐?(VSB) 和多光束詢問書寫系統(tǒng)均可用。（稍后會詳細介紹。）

? 掩膜檢測步驟包括：

? 臨界尺寸 (CD) 計量 (CD-SEM)

? 使用航空影像測量系統(tǒng)（例如，Zeiss AIMS）進行掩模審查

? 掩模缺陷修復(fù)

然后掩膜進入晶圓廠，晶圓級印刷品將經(jīng)過類似的步驟：CD-SEM 尺寸評估、晶圓檢測和缺陷分析。

下圖中突出顯示了對掩模校正算法的需求。

隨著晶圓上的打印尺寸隨著連續(xù)的工藝節(jié)點而縮放，圖像的保真度——即目標圖像和打印的晶圓輪廓之間的差異——變得很差。需要更正版圖設(shè)計數(shù)據(jù)。

生成掩模更新的原始方法被稱為光學(xué)鄰近校正 (OPC)。（直線）設(shè)計數(shù)據(jù)中的各個部分以適當?shù)拈g隔被一分為二，并且通常使用基于規(guī)則的算法來移動子部分。在形狀角處添加了矩形襯線——在外角處擴展段，在內(nèi)角處縮小。（OPC 結(jié)果被賦予了不同的名稱——例如，“hammerheads”、“dogbones”。）

隨后，OPC 算法將亞分辨率輔助功能 (SRAF) 添加到掩膜碼數(shù)據(jù)中。這些是與原始設(shè)計不同的形狀，其尺寸是有意選擇的，以便不以晶圓光刻膠分辨率打印，但由于設(shè)計形狀邊緣的光學(xué)衍射提供適當?shù)模ńㄔO(shè)性和破壞性）干涉。

如上圖和下圖所示，ILT 算法做出了根本不同的假設(shè)，利用曲線掩模數(shù)據(jù)進行校正和 SRAF。下圖說明了 OPC 的基于邊緣的性質(zhì)與基于像素的 ILT 算法之間的主要區(qū)別。

ILT 的工作原理

Danping用下面兩張圖來說明ILT是如何工作的。下面的第一個圖是一個高級流程圖，提供了掩模數(shù)據(jù)生成和蝕刻后晶圓級計量之間的綜合（理想）迭代循環(huán)。（稍后將詳細介紹這個完整的循環(huán)。）

下圖提供了有關(guān) ILT 流程的更多詳細信息。兩個相鄰的形狀用于說明。

計算強度的三維表示。計算誤差函數(shù)，其中包含構(gòu)成元素的加權(quán)和。每個權(quán)重乘以與計算的打印圖像和跨像素場的硅片目標之間的差異相關(guān)的因子。

誤差函數(shù)可能包括來自各種印刷圖像特征的貢獻：

?標稱尺寸（打印到目標的差異）

?建模的三維光刻膠輪廓

?要抑制的目標區(qū)域外的像素光強度

?對照明劑量和焦點變化的敏感性

追求迭代優(yōu)化以減少該誤差函數(shù)的大小。請注意，上圖提到了基于梯度的優(yōu)化，以減少從模型預(yù)測和目標之間的差異計算得出的誤差函數(shù)——ILT 與機器學(xué)習(xí)方法的相似性很大，正如 Danping 在他的演講的 Futures 部分中強調(diào)的那樣。

當前 ILT 的采用和挑戰(zhàn)

在過去的二十年里，ILT 的采用一直存在障礙。丹平回顧了這些挑戰(zhàn)，以及如何應(yīng)對這些挑戰(zhàn)。

1. 掩膜寫入時間

與傳統(tǒng) OPC 方法相比，曲線（基于像素）ILT 掩模數(shù)據(jù)提供了改進的焦深。然而，相應(yīng)的數(shù)據(jù)復(fù)雜性導(dǎo)致使用可變尺寸光束 (VSB) 技術(shù)寫入掩模的電子束****次數(shù)大幅增加。

丹平解釋說：“當 ILT 最初被追求時，并沒有多光束掩模寫入器。因此，使用 VSB 系統(tǒng)曝光 ILT 掩膜需要數(shù)天時間?，F(xiàn)在，使用多光束系統(tǒng)，掩模寫入時間基本恒定，大約 8 小時?！?nbsp; 

請注意，ILT 數(shù)據(jù)生成應(yīng)用了“中等約束”以幫助加快速度——例如，SRAF 區(qū)域/空間/CD 的最小設(shè)計規(guī)則，形狀數(shù)據(jù)曲率的最大限制。

2. ILT 掩碼數(shù)據(jù)生成時間

“ILT 的首次采用是由內(nèi)存代工廠所采用的?！钡て奖硎?。  “他們的布局具有高度重復(fù)性，經(jīng)過精心制作，減少了重復(fù)模式的數(shù)量?！?nbsp; 

邏輯設(shè)計的 ILT 采用速度較慢。丹平詳細闡述了其中的一些挑戰(zhàn)：

?計算運行時間長（“比 OPC 慢 20 倍”）

?曲線邊緣的掩模數(shù)據(jù)規(guī)則檢查技術(shù)滯后

?曝光系統(tǒng)的改進提高了圖像分辨率（例如，193 到 193i）和劑量均勻性，降低了 ILT 優(yōu)勢

用于模型生成和誤差函數(shù)+梯度計算的 ILT 算法以矩陣運算為主。為了解決運行時挑戰(zhàn)，ILT 代碼已移植到基于 GPU 的計算資源中。根據(jù) Danping 的說法，這提供了“比嚴格基于 CPU 的計算快 10 倍” 。

為了解決掩模數(shù)據(jù)驗證挑戰(zhàn)，SEMI Curvilinear Task Force 正在研究一種數(shù)據(jù)表示，該表示將作為模型交換的標準格式。（這也是由與硅光子結(jié)構(gòu)相關(guān)的曲線設(shè)計布局數(shù)據(jù)驅(qū)動的。）下圖說明了新的“規(guī)則定義”，它將成為掩模數(shù)據(jù)檢查的一部分。

丹平就 ILT 相對于曝光系統(tǒng)改進的市場機會提供了以下觀察，“ILT 可用于從現(xiàn)有工具中榨取更多性能?！?nbsp;  從這個意義上說，ILT 可以擴展現(xiàn)有掃描儀的使用。

丹平分享了一個預(yù)測，“EUV 和 193i 掩模將在 2023 年普遍采用曲線形狀?！?nbsp; （來源：eBeam Initiative）

ILT 未來

丹平對 ILT 技術(shù)提出了三個預(yù)測。

1. 采用深度學(xué)習(xí)技術(shù)

如上所述，ILT 算法與深度神經(jīng)網(wǎng)絡(luò)方法的計算和優(yōu)化技術(shù)有很多共同之處。下圖說明了如何采用深度學(xué)習(xí)。

“經(jīng)過訓(xùn)練的深度學(xué)習(xí)模型可用于生成掩膜數(shù)據(jù)，然后進行少量 ILT 迭代。ILT 掩膜數(shù)據(jù)可以在之前運行時間的 15% 中獲得?！?，丹平提到。

2. 增加曲線設(shè)計數(shù)據(jù)的使用

除了硅光子結(jié)構(gòu)，在先進工藝節(jié)點的電路布局中直接使用曲線數(shù)據(jù)的機會可能很快就會被采用。（考慮在 Mn+1 層上使用金屬“跳線”來改變 Mn 層上長信號的布線軌道的情況。）行業(yè)對曲線數(shù)據(jù)表示的支持將使這種可能性成為可能，盡管它也會對整個 EDA 工具流程。

3. 指導(dǎo) ILT 的完整“逆向蝕刻技術(shù)”(IET) 流程

較早的圖顯示了掩模數(shù)據(jù)生成的“完整循環(huán)”流程，并結(jié)合了蝕刻后的結(jié)果。與其將 ILT 誤差函數(shù)基于抗蝕劑曝光/顯影輪廓的計算模型，不如從最終蝕刻材料圖像模型中導(dǎo)出成本函數(shù)，如下圖所示。

（DOM：掩模尺寸；ADI：光刻膠顯影后檢測；AEI：蝕刻后檢測）

為蝕刻工藝構(gòu)建“數(shù)字孿生”模型需要付出巨大努力。然而，全面的掩膜數(shù)據(jù)到工藝流程優(yōu)化的好處將是巨大的。

總結(jié)

ILT 顯然將擴展到其當前（以內(nèi)存為中心的）應(yīng)用程序之外。業(yè)界努力支持高效和全面的曲線數(shù)據(jù)表示標準——包括掩模和設(shè)計數(shù)據(jù)——將有助于加速相應(yīng)的 EDA 和制造設(shè)備的啟用。正如丹平所說，“這不是是否使用ILT的問題，而是何時使用ILT以及使用多少層的問題。”