一種新型2D晶體管，功耗非常低

盡管具有潛力，但大多數(shù)基于硅和 III-V 異質(zhì)結(jié)的 TFET 在某些操作模式下表現(xiàn)出低導(dǎo)通電流密度和開/關(guān)電流比。使用 2D 材料制造這些晶體管有助于改善靜電控制，可能會增加其導(dǎo)通電流密度和開/關(guān)比。

賓夕法尼亞大學(xué)、中國科學(xué)院、美國國家標(biāo)準(zhǔn)與技術(shù)研究院和空軍研究實驗室的研究人員最近開發(fā)了基于由 2D 金屬硒化物和 3D 硅形成的范德華異質(zhì)結(jié)構(gòu)的新型異質(zhì)結(jié)隧道三極管。這些三極管發(fā)表在Nature Electronics上的一篇論文中，在導(dǎo)通電流密度和開/關(guān)比方面可能優(yōu)于過去提出的其他 TFET。

“這篇論文是基于二維材料的隧道晶體管或開關(guān)器件的實現(xiàn)，”進(jìn)行這項研究的研究人員之一 Deep Jariwala 告訴 TechXplore?！斑@是一個眾所周知的想法，十年來許多人一直在努力研究和解決。問題一直是設(shè)備的性能，以形成強有力的案例?！?/p>

為了提高隧道開關(guān)器件在 ON/OFF 電流比、亞閾值擺幅和 ON 電流密度方面的性能，一些研究試圖開發(fā)僅使用硅和 III-V 半導(dǎo)體或 2D 半導(dǎo)體的器件。雖然其中一些提議的設(shè)備比其他設(shè)備表現(xiàn)更好，但它們的性能似乎在至少一個相關(guān)方面受到損害。

“通過我們的工作，我們已經(jīng)證明，當(dāng) 2D InSe 或 WSe 2與硅結(jié)合時，上述器件的所有三個主要性能特征都可以同時得到改善，”Jariwala 解釋說。

為了制造異質(zhì)結(jié)隧道三極管，Jariwala 和他的同事將 InSe 晶體壓印到了重度 p 摻雜的硅片上。隨后，他們使用光刻法（一種印刷方法）創(chuàng)建了觸點，沉積了頂柵電介質(zhì)，并圖案化了柵電極。

“我們的柵極可調(diào)隧道三極管的一個關(guān)鍵優(yōu)勢是它們基于硅，這是所有微處理器的底層材料，”Jariwala 說。“此外，它們具有一些最陡峭的亞閾值擺幅、開/關(guān)電流比和隧道器件的開電流密度，使它們成為基于隧道現(xiàn)象的最節(jié)能和最有效的開關(guān)?！?/p>

在最初的測試中，研究人員創(chuàng)建的三極管在四個十年的漏極電流中達(dá)到了低至 6.4 mV 十倍頻-1的亞閾值斜率和 34.0 毫伏十倍頻 -1 的平均亞閾值斜率。值得注意的是，它們還表現(xiàn)出大約 10 6的電流開/關(guān)比和 0.3 μA μm –1的導(dǎo)通電流密度，漏極偏壓為 –1 V。

Jariwala 說：“我們展示了 InSe 作為一種出色的 2D 半導(dǎo)體與良好的舊硅相結(jié)合，可以實現(xiàn)一些最節(jié)能的開關(guān)設(shè)備?！?“這一發(fā)現(xiàn)的可能意義是巨大的，因為能源效率（而不是摩爾定律）是微電子設(shè)備級創(chuàng)新的關(guān)鍵要求/需要?！?/p>

Jariwala 及其同事介紹的異質(zhì)結(jié)隧道三極管可以為實現(xiàn)性能更好的低功耗電子設(shè)備鋪平道路。原則上，考慮到基于 InSe 的 2D 材料可以直接在硅上生長，他們的設(shè)計也可以擴大到晶圓。

“在我們接下來的研究中，我們計劃擴大材料生長以使其更實用，并縮小設(shè)備尺寸以進(jìn)一步提高能，”Jariwala 補充道。“在晶圓上大面積展示材料生長將是我們希望在明年實現(xiàn)的一個重要里程碑。”  

來源：芯潮流