Achronix:22nm設(shè)計沒那么燒錢，掩膜成本被高估

最近，Achronix 22nm稱已經(jīng)能提供FPGA樣片，預計2季度末、3季度初會量產(chǎn)。Achornix的賣點是相對28nm同類產(chǎn)品，功耗減半、成本減半、設(shè)計時間減半[1]。

為何22nm后成本會減半？因為22nm時不僅制造費用高昂，設(shè)計費用也令人咂舌。另外為何設(shè)計時間減半？Achronix又進一步解釋了他們的產(chǎn)品。

問：成本一半，是否有具體的比較數(shù)字，例如和其他FPGA廠商的產(chǎn)品的比較數(shù)字？為何成本會降低這么多？主要是從die面積減少測算出來的嗎？因為22nm設(shè)計和掩膜的成本是很高的，只有達到足夠的批量，例如幾千萬片以上，才能保證收支平衡。而Anchronix剛剛起步，面對高端市場，如何定價？

答：Achronix在其FPGA中集成了高帶寬和連接通信技術(shù)硬核IP。使用硬核IP的客戶將可以節(jié)省一部分FPGA資源，否則該部分資源必須用來實現(xiàn)通信協(xié)議功能。這意味著在用以實現(xiàn)這些高帶寬功能的Speedster22i器件中，其片芯面積要大大小于一片可完成相同功能的等量其他FPGA廠商的器件，因此，可以實現(xiàn)功率和成本均減半。此外，Speedster22i器件中的硬核IP消除了這些高帶寬功能的設(shè)計周期挑戰(zhàn)，這也意味著整體的設(shè)計時間是在Altera或Xinlinx FPGA中構(gòu)建同樣功能的一半。

Achronix可以通過在其Speedster22i FPGA開發(fā)中使用來自于英特爾的硬核IP來降低其設(shè)計成本。掩膜費用是開發(fā)FPGA時的一種正常成本，相對于巨大而高利潤的FPGA市場，掩膜是相對很小的一種成本。

問：業(yè)界通常認為，隨著工藝進步，芯片的設(shè)計成本也將急劇上升，由32nm的5000-9000萬美元至22nm時的1.2億-5億美元。這樣一個32nm芯片從投資回報率角度需要售出3000-4000萬塊，而到20nm時需要6000萬至10億塊，才能達到財務(wù)平衡點。而工藝尺寸達到22nm或20nm時，可能通用的成本下降理論已不再適用，導致產(chǎn)品會優(yōu)先選擇成熟的65nm、45nm或32nm工藝。對此Achronix有何看法？

Achronix:新工藝的開發(fā)費用會更高，但是，它也常常被高估。Achronix器件中的硬核IP給我們的目標應用帶來顯著的價值。我們潛在的商業(yè)機會遠遠大于22nm和未來工藝的盈虧平衡點。

問：“開發(fā)時間減半”，理由是否是：由于采用了硬IP？

Achronix：是的，Speedster22i器件中的硬核IP消除了高帶寬連接通信功能設(shè)計收斂時間的挑戰(zhàn)。設(shè)計時間的節(jié)省范圍包括RTL開發(fā)時間、驗證時間、時序收斂和系統(tǒng)測試時間。與在Altera或Xilinx FPGA中構(gòu)建相同功能所用時間相比，整體設(shè)計時間減為一半。

                                  小結(jié)

只有85人的Achronix沒被22nm燒錢的預言嚇住，并打破了22nm設(shè)計的價格神話。技術(shù)創(chuàng)新使Achronix成為黑馬。也提示我們不要被各種條條框框畏首畏尾。

參考文章：

[1]王瑩.Achronix闖入，F(xiàn)PGA會發(fā)生地震嗎？(2013-2-26).http://wangying1.spaces.eepw.com.cn/articles/article/item/94940