UltraScale是Xilinx在20nm領(lǐng)先的關(guān)鍵

今天，Xilinx公司宣布推出了行業(yè)首個ASIC級可編程架構(gòu)UltraScale，并且其首款20nm All Programmable器件開始投片^[1]。Xilinx官方稱：“20nm UltraScale器件相對競爭產(chǎn)品，提前一年實現(xiàn)1.5至2倍的系統(tǒng)級性能和可編程系統(tǒng)集成度?！?

筆者認(rèn)為Xilinx這次發(fā)布的創(chuàng)新看似兩個：1.20nm工藝, 2.工藝采用ASIC級可編程架構(gòu)UltraScale。但是，真正有震撼力的是UltraScale。 

                為何“相比競爭產(chǎn)品，提前一年……”

據(jù)我們所知，一家名叫Achronix的FPGA小公司，依靠Intel的代工后盾，早在今年初就交付了22nm Tri-Gate晶體管FPGA，20/22nm工藝方面可謂推出第一人。而Altera在Achronix宣布22nm幾天后就放出話，正在和Intel合作14nm Tri-Gate FPGA，明年就可出貨，可謂未來第一人。

在此背景下，Xilinx有底氣說出“第一”，肯定不是工藝優(yōu)勢，而是殺手锏——“UltraScale”。

Xilinx還真不愧為“賽靈思”！創(chuàng)新性地提出UltraScale架構(gòu)，把上述困擾一舉搞定。那么，性能咋提高了40%？筆者理解，說白了，就是在線網(wǎng)密集的城市里，再專門鋪設(shè)一些高速路（這些固定的路線就是被稱為"ASIC級"的原因吧?。?。而功耗等問題主要由Xilinx和老搭檔TSMC搞定。 

1.    Xilinx全球副總裁、亞太區(qū)執(zhí)行總裁湯立人稱，ASIC級UltraScale架構(gòu)在布線、類似ASIC的時鐘分布、增加CLB邏輯、控制集功能以及關(guān)鍵路徑優(yōu)化方面具有明顯的優(yōu)勢,不僅可以解決系統(tǒng)總吞吐量擴(kuò)展和時延方面的局限性，而且還能直接突破高級節(jié)點(diǎn)上的頭號系統(tǒng)性能瓶頸，即互連問題。

                        感悟：真要“賽靈思”！

這話說起來輕巧，在數(shù)千萬、上億門的FPGA上，高速路也不是那么好建的?？纯丛蹅兊某鞘校燎诘慕ㄔO(shè)者們要花費(fèi)n年、以億元為單位的投資才能實現(xiàn)。筆者估計，Xilinx早已儲備了這種技術(shù)，只是到了萬不得已才會用出來，這也防止競爭對手在短時間內(nèi)效仿。

多年來，Xilinx并不是簡單地將傳統(tǒng)FPGA移植到新的工藝節(jié)點(diǎn)上，而是設(shè)計出了大量FPGA創(chuàng)新技術(shù)，例如在28nm制程時推出首款商用All Programmable 3D IC、Zynq SoC和Vivado設(shè)計套件。

這種創(chuàng)新意識和創(chuàng)新精神，真值得我們學(xué)習(xí)和借鑒！ 

 參考文章：

[1]Xilinx首個ASIC級可編程架構(gòu)20nm All Programmable器件開始投片.(2013-7-11).http://butianyuan.cn/article/147389.htm

[2]Xilinx UltraScale架構(gòu)—業(yè)界首款A(yù)SIC級All Programmable架構(gòu).(2013-7-10).http://butianyuan.cn/article/147355.htm

[3]Xilinx首個ASIC級UltraScale可編程架構(gòu)-常見問題.(2013-7-11).http://butianyuan.cn/article/147390.htm

---------------

新浪微博：王瑩_迎九http://weibo.com/u/1723735885

QQ：1433566798