新聞中心

EEPW首頁(yè) > 元件/連接器 > 設(shè)計(jì)應(yīng)用 > 粒子探測(cè)器讀出電路數(shù)字濾波器設(shè)計(jì)

粒子探測(cè)器讀出電路數(shù)字濾波器設(shè)計(jì)

—— 實(shí)現(xiàn)了延遲單元數(shù)可調(diào)的延遲模塊的設(shè)計(jì)
作者: 時(shí)間:2010-10-23 來源:電子產(chǎn)品世界 收藏

本文引用地址:http://butianyuan.cn/article/113807.htm



  H4(z)的實(shí)現(xiàn)結(jié)構(gòu)

  對(duì)于模塊H4(z),它包括了一個(gè)比例因子,積分器單元和一個(gè)延遲單元,它的結(jié)構(gòu)很簡(jiǎn)單,可以采用如()1Hz同樣的結(jié)構(gòu),即直接Ⅱ型的轉(zhuǎn)置形式,這樣可以把積分器和延遲單元放入同一個(gè)結(jié)構(gòu),可以減少一個(gè)延遲單元;另外可以調(diào)整濾波器增益G的值使得比例因子Gk的值為2-n,這樣,可以通過數(shù)據(jù)轉(zhuǎn)換的方法來實(shí)現(xiàn)除法,例如,如果積分器的輸出是20位,而通過數(shù)據(jù)轉(zhuǎn)換只取其高14位作為濾波器的輸出,那么就相當(dāng)于除以64了,這樣就不需要除法器或者是乘法器這樣的運(yùn)算單元來實(shí)現(xiàn)了,而且這只是改變了濾波器的增益,對(duì)濾波器的性能沒有影響。

  實(shí)驗(yàn)結(jié)果

  本文所介紹的數(shù)字梯形濾波器設(shè)計(jì)經(jīng)過FPGA驗(yàn)證,實(shí)現(xiàn)了正確的功能。圖5是實(shí)際測(cè)量得到的輸入輸出波形圖,圖中上方波形是前級(jí)模擬放大器的輸出波形,它經(jīng)過ADC量化后

  圖5 示波器采集的實(shí)驗(yàn)系統(tǒng)的輸入輸出波形輸入數(shù)字濾波器,下方的波形即是經(jīng)過本文設(shè)計(jì)處理后輸出梯形濾波結(jié)果再由DAC恢復(fù)出的模擬波形。

  結(jié)語

  本文實(shí)現(xiàn)了數(shù)字譜儀系統(tǒng)中常用的梯形濾波算法的結(jié)構(gòu)設(shè)計(jì),通過采用最佳濾波器結(jié)構(gòu)以減小所需要的運(yùn)算單元和延遲單元,并保證其在有限精度運(yùn)算時(shí)性能不受到影響。通過采用延遲數(shù)可調(diào)的延遲單元模塊,可以改變梯形濾波器上升時(shí)間和平頂時(shí)間的寬度,以適應(yīng)不同的噪聲環(huán)境,最后通過FPGA驗(yàn)證了數(shù)字梯形的正確性。


上一頁(yè) 1 2 3 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉