關(guān) 閉

新聞中心

EEPW首頁 > 工控自動(dòng)化 > 設(shè)計(jì)應(yīng)用 > 基于FPGA的高精度相位測(cè)量?jī)x的設(shè)計(jì)

基于FPGA的高精度相位測(cè)量?jī)x的設(shè)計(jì)

——
作者:中南大學(xué)信息科學(xué)與工程學(xué)院 劉力 陳明義 時(shí)間:2006-05-02 來源:電子設(shè)計(jì)應(yīng)用 收藏

摘    要:本文介紹了基于FPGA的自帶移相信號(hào)源的相位測(cè)量?jī)x的設(shè)計(jì)。在系統(tǒng)設(shè)計(jì)中研究了DDS信號(hào)源的FPGA實(shí)現(xiàn)方法。經(jīng)過驗(yàn)證,系統(tǒng)結(jié)構(gòu)簡(jiǎn)單,運(yùn)行可靠。
關(guān)鍵詞:DDS;FPGA;VHDL;相位測(cè)量


 引言
隨著集成電路的發(fā)展,利用大規(guī)模集成電路來完成各種高速、高精度電子儀器的設(shè)計(jì)已經(jīng)成為一種行之有效的方法。采用這種技術(shù)制成的電子儀器電路結(jié)構(gòu)簡(jiǎn)單、性能可靠、測(cè)量精確且易于調(diào)試。本文采用Altera CycloneII系列FPGA器件EP2C5,設(shè)計(jì)了高精度相位測(cè)量?jī)x。測(cè)量相位差所需的信號(hào)源在FPGA內(nèi)部運(yùn)用DDS原理生成,然后通過高速時(shí)鐘脈沖計(jì)算兩路正弦波過零點(diǎn)之間的距離,最后通過一定的運(yùn)算電路得到最終相位值,測(cè)相精度為1



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉