基于CPLD的步進(jìn)伺服控制系統(tǒng)中插補(bǔ)運(yùn)算的設(shè)計(jì)

摘    要：本文首先介紹了CPLD器件EPM7128SVLC84的結(jié)構(gòu)特點(diǎn)和編程下載電纜的制作，然后給出了步進(jìn)伺服控制系統(tǒng)中插補(bǔ)運(yùn)算的電路設(shè)計(jì)，最后說(shuō)明了插補(bǔ)運(yùn)算的仿真結(jié)果。該設(shè)計(jì)方法大大提高了系統(tǒng)的性能，同時(shí)還使設(shè)計(jì)具有了自主知識(shí)產(chǎn)權(quán)。

關(guān)鍵詞：CPLD；步進(jìn)伺服；插補(bǔ)運(yùn)算

引言

步進(jìn)伺服控制系統(tǒng)是經(jīng)濟(jì)型數(shù)控機(jī)床的驅(qū)動(dòng)控制部分，其插補(bǔ)運(yùn)算的實(shí)現(xiàn)方法將對(duì)整個(gè)伺服系統(tǒng)的性能產(chǎn)生直接的影響。通常，實(shí)現(xiàn)插補(bǔ)運(yùn)算的方法有基于邏輯電路的方法、基于軟件技術(shù)的方法，以及軟件和硬件相結(jié)合的方法。通過(guò)對(duì)以上各種方法進(jìn)行比較和分析，本文提出了基于CPLD來(lái)實(shí)現(xiàn)插補(bǔ)運(yùn)算的方法。隨著EDA技術(shù)和CPLD的發(fā)展，基于CPLD實(shí)現(xiàn)插補(bǔ)運(yùn)算不僅可以提高插補(bǔ)速度，減輕主CPU的運(yùn)算負(fù)擔(dān)，而且能夠大大提高插補(bǔ)運(yùn)算的可靠性。

圖1 ByteBlasterMV編程下載電纜

圖2   步進(jìn)伺服控制系統(tǒng)的硬件結(jié)構(gòu)圖

步進(jìn)伺服控制系統(tǒng)的設(shè)計(jì)

ByteblasterMV的制作

本系統(tǒng)在開(kāi)發(fā)過(guò)程中需要通過(guò)計(jì)算機(jī)對(duì)目標(biāo)CPLD芯片進(jìn)行算法程序和數(shù)據(jù)的在系統(tǒng)下載和調(diào)試，為此制作了JTAG方式的ByteBlasterMV編程下載電纜。該下載方式是通過(guò)計(jì)算機(jī)的打印機(jī)并行端口進(jìn)行程序和數(shù)據(jù)的下載編程和調(diào)試。圖1給出了JTAG方式編程下載電纜ByteBlasterMV用于進(jìn)行數(shù)據(jù)轉(zhuǎn)換的原理圖，其中J1為與系統(tǒng)電路板上CPLD器件編程下載接口相連的10針插座，J2為與計(jì)算機(jī)的打印機(jī)并行端口相連的25針插座，采用74ALS244器件對(duì)從計(jì)算機(jī)并行端口接受的編程數(shù)據(jù)進(jìn)行轉(zhuǎn)換，轉(zhuǎn)換后的數(shù)據(jù)連接到CPLD芯片的編程下載接口，從而完成對(duì)CPLD芯片的編程和調(diào)試。

硬件電路結(jié)構(gòu)

圖2給出了步進(jìn)伺服控制系統(tǒng)的硬件結(jié)構(gòu)圖。本系統(tǒng)由51系列單片機(jī)87C51、鍵盤(pán)輸入模塊、串口通信模塊、液晶顯示模塊、插補(bǔ)運(yùn)算模塊和步進(jìn)電機(jī)驅(qū)動(dòng)構(gòu)成。由4