怎樣得到高性能SAR ADC的所有代碼

　　凌力爾特具有 >101dB SNR 的 18 位 SAR ADC 新系列一定令你振奮吧，誰會不振奮呢? 不過你的付出得到所希望的回報了嗎? 為了實現(xiàn)異常寬的動態(tài)范圍，你需要確保在信號最大時，利用該 ADC 的整個滿標(biāo)度范圍。換句話說，你需要運用所有代碼。怎樣才能做到這一點呢?

　　ADC 信噪比 (SNR) 的定義是，ADC 可以處理的最大信號與該 ADC 噪聲層之比。為了實現(xiàn)高達(dá) 102dB 的 SNR，LTC2379 系列規(guī)定了 10Vpp 的差分輸入范圍，這意味著兩個輸入每一個都可以在 0V 至 5V 范圍內(nèi)擺動。

　　在 ADC 前面會有一個放大器。該放大器的作用是充當(dāng)一個良好的電壓源，以給 ADC 的采樣電容充電。ADC 輸入是放大器輸出，因此，針對從 0V 至 5V 擺動的 ADC 輸入，該放大器的輸出必須在 0V 至 5V 范圍內(nèi)擺動。

　　如果有范圍很寬的電源軌可用，那么事情就很容易。例如，也許你已經(jīng)有部分前端靠 ±15V 的電源運行。在這種情況下，任何靠這種軌運行的運算放大器，其輸出都可以在 0V 和 5V 之間擺動。你可以使用 LT1468 實現(xiàn)極好的 DC 準(zhǔn)確度和快速穩(wěn)定時間，或者使用 LT1124 實現(xiàn)非常低的漂移和低的 1/f 噪聲，還可以使用封裝非常小的 LT6011 實現(xiàn)微功率運算放大器。

　　如果你不喜歡使用 ±15V 這種范圍很寬的電源，但仍然想要在 0V 至 5V 的整個范圍內(nèi)擺動，那么你可以僅針對最后一級放大器提供特殊的電源軌，例如 -2V 至 +7V。驅(qū)動 LTC2379-18 的 LT6350 的參考設(shè)計準(zhǔn)確地做到了這一點 (參見圖 1)。用 +7V 電源給 5V 基準(zhǔn)供電也很方便?！　?/p>

圖 1：通過用 +7V 至 -2V 的電源給 LT6350 供電，可以為每個 ADC 輸入從 0V 至 5V 擺動提供大量空間。這是 DC1783A 演示電路板上演示的缺省參考設(shè)計。

　　不過，如果你想用單一 5V 電源軌給放大器供電，會發(fā)生什么情況呢? 你也許認(rèn)為，利用軌至軌運算放大器，剛好有足夠的空間以擺動在 0V 至 5V，但實際上你是做不到的。軌至軌輸出級并非是真正軌至軌的。這種輸出級充其量也只能達(dá)到與每個軌相差約 10mV 的電壓，而且這還是在硬限幅的情況下實現(xiàn)的，有時還會導(dǎo)致較慢的飽和恢復(fù)時間。如果需要良好的線性度 (低失真)，那么輸出電壓通常應(yīng)該與每個軌相距至少數(shù)百毫伏。例如，新的低功率差分運放 LTC6362 (參見圖 2) 用單一 5V 電源工作。其輸出可以擺動至與任一電源軌相差約 100mV 的范圍，該器件在與任一軌相差 250mV 以內(nèi)時，保持 >110dB 的線性度。如果你設(shè)計系統(tǒng)時，讓感興趣的最大信號不超過這個范圍，那么就運用了至少 90% 的 ADC 代碼，這意味著，你實現(xiàn)了與所申明的動態(tài)范圍相差 1dB 的范圍。在很多情況下，這就是最好的解決方案了。實際上，這會讓人安心，因為你知道放大器保證不會超過 (或惡化、損害) ADC 的輸入范圍。這自然而然起到了保護作用。　　

圖 2：即使每個輸出擺動至與最接近的軌相差 250mV 以內(nèi)時，LTC6362 差分運算放大器仍然保持 >110dB 的線性度。這給以缺省模式運行的 LTC2397-18 ADC 提供了 -1dBFS 的擺幅。如果以數(shù)字增益壓縮 (DGC) 模式配置 ADC，那么為了仍然運用該 ADC 的所有代碼，LTC6362 的輸出僅需要 8Vpp 的差分?jǐn)[幅。

　　LTC2379 系列提供稱為數(shù)字增益壓縮 (DGC) 的創(chuàng)新性功能。接通這個功能時，ADC 將等于基準(zhǔn)電壓 10% 至 90% 的電壓擺幅視為滿標(biāo)度。以這種方式工作時，采用一個 5V 基準(zhǔn)，放大器輸出僅需要在 0.5V 至 4.5V 范圍內(nèi)擺動，以及仍然可以使用 18 位 ADC 的所有 262,144 個代碼。你可以相應(yīng)擴展前端增益，并以 18 位分辨率獲得滿標(biāo)度，同時放大器僅用單一 5V 電源運行。即使用上了所有代碼，動態(tài)范圍仍然會縮小一點，因為模擬電壓擺幅從 10Vpp 減小到了 8Vpp，同時熱噪聲仍然保持不變。就 18 位 ADC 而言，量化噪聲非常小，以至于僅熱噪聲才需要重視，因此在數(shù)字增益壓縮模式，會損失大約 2dB 的 SNR。就 16 位 ADC 而言，在數(shù)字增益壓縮模式僅損失 1dB SNR，因為你還會從相應(yīng)減小的量化噪聲中受益。