富士通半導(dǎo)體交付55nm創(chuàng)新方案

　　CS250L和CS250S的推出可以說(shuō)恰逢其時(shí)，使得中國(guó)消費(fèi)電子IC廠商又多了一種選擇，可不用急于往40nm節(jié)點(diǎn)冒進(jìn)，在實(shí)現(xiàn)接近功耗的同時(shí)不僅能保護(hù)現(xiàn)有在65nm上的IP投資，而且NRE的費(fèi)用仍像65nm一樣處于能承受的水平，因此非常適合中國(guó)的國(guó)情。

　　使65nm IP可直接用于55nm工藝

　　“模擬IP是通往真實(shí)世界的接口，但是大家都知道模擬IP的使用和工藝制程是非常相關(guān)的，比如一個(gè)IP在65nm的工藝制程下能用，可是到了55nm的時(shí)候就要換基于55nm工藝的IP了。富士通半導(dǎo)體解決了這個(gè)問(wèn)題，憑借我們?cè)谀MIP方面多年的技術(shù)積累，我們的65nm工藝IP可以直接用于55nm工藝中，這就極大地保護(hù)了客戶(hù)投資。” 劉哲表示。“另外，從晶圓代工、IP授權(quán)、設(shè)計(jì)服務(wù)以及封裝測(cè)試，富士通半導(dǎo)體強(qiáng)調(diào)的是一站式增值設(shè)計(jì)服務(wù)，可將客戶(hù)的成本、風(fēng)險(xiǎn)、上市時(shí)間降至最低。”她補(bǔ)充道。

　　富士通半導(dǎo)體的上述兩套全新55nm工藝是基于65nm技術(shù)而開(kāi)發(fā)，可使客戶(hù)保護(hù)以往的投資。其中CS250L是基于對(duì)現(xiàn)有65nm后端工藝而優(yōu)化的全新標(biāo)準(zhǔn)單元、SRAM，可使整體功耗降低20%，芯片面積則節(jié)省15%左右。最大的特點(diǎn)是全套65nm IP不需要重新做移植，GDSII網(wǎng)表可以直接使用。圖3展示了CS250L的關(guān)鍵優(yōu)勢(shì)。　　

圖3：CS250L的關(guān)鍵優(yōu)勢(shì)。

　　以55nm工藝提供接近40nm的功耗

　　以55nm工藝提供接近40nm的功耗，同時(shí)還不會(huì)降低性能，理論上講這似乎不太可能。不過(guò)富士通半導(dǎo)體和美國(guó)SuVolta公司合作開(kāi)發(fā)的新制程CS250S使得“Half the POWER，All the Performance”變成現(xiàn)實(shí)。

　　過(guò)去，雖然芯片的工藝制程技術(shù)一直在飛速進(jìn)步，不過(guò)自從進(jìn)入0.18微米(180nm)時(shí)代，CPU核心電壓降至1.xV級(jí)別后，即使是目前實(shí)際生產(chǎn)用最新的28nm制程也只能使核心電壓維持在1V左右。“高”電壓帶來(lái)的功耗問(wèn)題也使移動(dòng)計(jì)算方面處處受限，目前智能手機(jī)、平板電腦等最大的問(wèn)題之一就是功耗和續(xù)航。而芯片電壓之所以無(wú)法突破1V的重要原因之一就是低壓無(wú)法驅(qū)動(dòng)內(nèi)部的SRAM模塊。

　　使電壓閾值下降至0.4V左右。DDCTM晶體管制造的嵌入式576Kb SRAM模塊最低可在0.425V電壓下工作，相比目前常用SRAM最低0.7V左右的工作電壓減少了40%左右。相對(duì)于效果類(lèi)似的ETSOI和Tri-Gate制程，富士通半導(dǎo)體的這種技術(shù)更加簡(jiǎn)便易行。富士通半導(dǎo)體應(yīng)客戶(hù)要求將低功耗特性全面導(dǎo)入對(duì)應(yīng)的產(chǎn)品中，對(duì)于逐漸SoC化的移動(dòng)處理器來(lái)說(shuō)這絕對(duì)是個(gè)好消息。

　　圖6顯示了576k SRAM宏模塊在不同電壓下的良率。良率由所有比特都通過(guò)的宏模塊數(shù)目計(jì)算而得。　　

圖4：576k SRAM宏模塊在不同電壓下的良率。