新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > DSP與AD轉(zhuǎn)換器的接口電路設(shè)計(jì)

DSP與AD轉(zhuǎn)換器的接口電路設(shè)計(jì)

作者: 時(shí)間:2012-06-29 來源:網(wǎng)絡(luò) 收藏


6 模數(shù)的采樣和數(shù)據(jù)輸出
6.1 采樣
只需要提供給S5422時(shí)鐘信號(hào),S5422就會(huì)根據(jù)這個(gè)時(shí)鐘信號(hào)開始采樣。但由于S5422是高速AD,一般其輸出的數(shù)據(jù)信號(hào)和模擬信號(hào)有10個(gè)時(shí)鐘周期的延遲。還有一個(gè)需要注意的地方,就是該芯片啟動(dòng)的時(shí)間相當(dāng)長,這也是高速AD的普遍缺點(diǎn)。如果將一個(gè)60MHz的時(shí)鐘輸出到ADS5422,ADS5422就會(huì)馬上開始采樣,但此時(shí)的采樣頻率低于60MHz,然后緩慢地上升到60MHz,直至穩(wěn)定。這是ADS5422的時(shí)鐘建立時(shí)間,一般需要5ms。如果時(shí)鐘為60MHz,則前500個(gè)采樣數(shù)據(jù)的采樣頻率為未知,不能使用。ADS5422的采樣時(shí)序如圖5所示。圖中所示各個(gè)時(shí)間如表2所示。

本文引用地址:http://butianyuan.cn/article/148831.htm

e.JPG


ADS5422有兩種數(shù)據(jù)輸出格式,一種是直接二進(jìn)制編碼方式,另一種是二進(jìn)制補(bǔ)碼方式。直接二進(jìn)制方式的最高位仍然是數(shù)據(jù)位,而二進(jìn)制補(bǔ)碼方式的最高位為符號(hào)位。兩種編碼方式通過BTC引腳來設(shè)置,如果該引腳為高,則為二進(jìn)制補(bǔ)碼方式,否則為直接二進(jìn)制方式。根據(jù)模擬信號(hào)輸入方式的不同,編碼所代表的電壓值也不相同。
6.2 數(shù)據(jù)輸出
ADS5422的數(shù)據(jù)輸出可以輸出使能引腳c2.jpg屏蔽。一旦啟動(dòng)了AD采樣,AD將持續(xù)采樣,如果需要禁止數(shù)據(jù)輸出,則將c2.jpg引腳置高,這樣處理器將不會(huì)讀取AD的數(shù)據(jù)。此外,ADS5422還提供一個(gè)數(shù)據(jù)溢出引腳OVR,如果模擬信號(hào)輸入超過AD的范圍,AD的數(shù)據(jù)輸出將一直為正的或者負(fù)的最大值,在這種情況下,OVR引腳將持續(xù)輸出高電平通知處理器數(shù)據(jù)溢出。

7 ADS5422和的硬件連接
ADS5422采集數(shù)據(jù)后,由TMS320C6203B讀入數(shù)據(jù)進(jìn)行算法處理,并將處理后的結(jié)果送到PC存儲(chǔ)并顯示。ADS5422和的硬件連接如圖6所示。

f.JPG


使用的32位外部擴(kuò)展總線XBUS連接ADS5422,實(shí)現(xiàn)XBUS從ADS5422讀取數(shù)據(jù)并存儲(chǔ)在DSP的內(nèi)部RAM中,由于ADS5422只有14位數(shù)據(jù),實(shí)際上只需要使用外部擴(kuò)展總線的低14位。使用DSP的定時(shí)器輸出信號(hào)TOUT0提供精確穩(wěn)定的時(shí)鐘給ADS5422,控制AD的采樣頻率,并且該時(shí)鐘可根據(jù)定時(shí)器參數(shù)由軟件設(shè)置,增加AD采樣頻率的靈活性。在DSP內(nèi)部寄存器中,將多通道緩沖串口MBSP的引腳配置成通用的I/O引腳,使用其中的DR0、DR1以及DX0引腳讀入或者寫入ADS5422的控制信號(hào)OVR、DV以及c2.jpg。



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉