基于ARM-WinCE平臺的時鐘同步設(shè)計

得到了從時鐘與主時鐘之間的時間偏移值，就可以采用適當(dāng)?shù)恼{(diào)節(jié)算法來調(diào)節(jié)從時鐘，最終使得從時鐘與主時鐘同步。從時鐘并不是每個同步周期都需要進(jìn)行時間同步，而是根據(jù)從時鐘與主時鐘之間的時間偏移值等時間信息來決定是否需要進(jìn)行時間同步。當(dāng)主從時鐘之間建立起穩(wěn)定的同步關(guān)系后，從時鐘還需周期性地監(jiān)聽來自主時鐘發(fā)布的Sync報文，一旦出現(xiàn)主從時鐘之間不處于時間同步的狀態(tài)，就重新進(jìn)行上述的時間同步過程，直到重新達(dá)到主從時鐘之間的時間同步。
IEEE1588協(xié)議的運行是由時間戳驅(qū)動的，時鐘同步精度主要歸結(jié)為時間戳的定時精度。IEEE1588使用UDP協(xié)議發(fā)送網(wǎng)絡(luò)同步報文，基于UDP協(xié)議傳輸?shù)倪^程都是在TCP／IP協(xié)議模型下進(jìn)行數(shù)據(jù)包的逐層封裝和傳遞的。要使時鐘獲得的報文發(fā)送時間和報文接收時間相對精確、穩(wěn)定，且把發(fā)送延遲和接收延遲不相等這種因素對計算傳播延遲產(chǎn)生的影響減小到最低，最好的解決辦法就是在TCP／IP協(xié)議棧的底層即物理層對同步報文標(biāo)記時間戳，標(biāo)記時間戳的操作越接近物理層，計算得到的主從時鐘的時間偏移量和傳播線路延遲就越準(zhǔn)確。要實現(xiàn)這一目的就必須加入專門的硬件設(shè)備。美國國家半導(dǎo)體公司(National Semiconductor)推出的DP83640芯片就是一款集成IEEE1588精確時鐘協(xié)議硬件支持功能的以太網(wǎng)收發(fā)器。芯片內(nèi)置高精度IEEE1588時鐘，并具有由硬件執(zhí)行的時間戳標(biāo)記功能，可為接收及發(fā)送信息包加入時間標(biāo)記。采用DP83640的同步系統(tǒng)，可獲得納秒級的同步精度。

2 硬件設(shè)計
由于IEEE1588協(xié)議運行于以太網(wǎng)，在基于ARM的嵌入式系統(tǒng)上采用DP83640芯片移植IEEE1588協(xié)議的硬件基確是為系統(tǒng)增加以太網(wǎng)接口電路。以太網(wǎng)接口電路主要由媒體訪問控制(Medium Access Control，MAC)器和物理層(Physical Layer，PHY)收發(fā)器兩部分構(gòu)成。MAC控制器芯片實現(xiàn)OSI模型數(shù)據(jù)鏈路層的功能，提供尋址機(jī)構(gòu)、數(shù)據(jù)幀的構(gòu)建、數(shù)據(jù)差錯檢查、傳送控制、向網(wǎng)絡(luò)層提供標(biāo)準(zhǔn)的數(shù)據(jù)接口等功能。PHY芯片實現(xiàn)OSI模型物理層的功能，定義了數(shù)據(jù)傳送與接收所需要的電與光信號、線路狀態(tài)、時鐘基準(zhǔn)、數(shù)據(jù)編碼和電路等，并向數(shù)據(jù)鏈路層設(shè)備提供標(biāo)準(zhǔn)接口。ARM處理器、MAC芯片與PHY芯片三者之間的關(guān)系是MAC芯片向上通過其處理器接口(Processor Interface)與ARM處理器的高級外設(shè)總線(APB)連接，向下通過其媒體獨立接口(Media Independent Interface，MII)接口與PHY芯片連接。最終，PHY芯片與RJ45接口連接。
本文使用SAMSUNG公司的S3C2440A型ARM處理器，其內(nèi)部設(shè)有集成MAC控制器，而DP83640芯片只是PHY收發(fā)器，因此二者之間還需要增加MAC芯片。由于目前常用的以太網(wǎng)控制器都集成了MAC控制器和PHY收發(fā)器，這里選用DAVICOM公司的DM9000以太網(wǎng)芯片，其特點是：具有MII接口可以和片外PHY芯片連接；寄存器操作簡單有效；成本低廉。
實現(xiàn)S3C2440A與DM9000連接，必須對兩者間的數(shù)據(jù)、地址、控制三大總線進(jìn)行連接和轉(zhuǎn)換，其連接關(guān)系如圖2所示。