基于FPGA的SoC驗(yàn)證平臺實(shí)現(xiàn)電路仿真?zhèn)慑e
工研院工程師在修正問題并成功試產(chǎn)設(shè)計(jì)之后,檢討了項(xiàng)目實(shí)際耗費(fèi)的時間,并評估了這個新的FPGA SoC原型驗(yàn)證方法的成果。
進(jìn)行RTL設(shè)計(jì)、仿真、通訊協(xié)議驗(yàn)證與FPGA設(shè)計(jì)實(shí)現(xiàn)的時間約為2個月。在驅(qū)動程序移植(driver porting )上所花費(fèi)的時間則短了許多,大約只有2個星期。工程師隨后又花了2個月的時間進(jìn)行驗(yàn)證作業(yè),試圖透過硬件邏輯分析器檢查 FPGA 內(nèi)部訊號解決音效問題,同時也在音效驅(qū)動程序中增加觀察點(diǎn),以連結(jié)并企圖找出問題。這種傳統(tǒng)的FPGA偵錯方法,需要的時間和設(shè)計(jì)研發(fā)的時間一樣長,然而對工研院團(tuán)隊(duì)而言,相當(dāng)令人沮喪的是結(jié)果仍然一無所獲。不過,在經(jīng)過思源科技提供的應(yīng)用軟件教育訓(xùn)練/支持課程及一星期的實(shí)作經(jīng)驗(yàn)后,工研院工程師使用ProtoLink Probe Visualizer,在短短一星期的時間內(nèi)就厘清了兩大問題!
對工研院而言,ProtoLink Probe Visualizer是一種相當(dāng)有效的FPGA原型板偵錯方法。工程師再也不必局限在傳統(tǒng)的偵錯方法,而且在實(shí)時應(yīng)用軟件中增加觀察點(diǎn)也可能會造成其它問題。透過維持原有軟件并監(jiān)測更多FPGA訊號在數(shù)百萬時脈周期內(nèi)的實(shí)時RTL行為,使用者可以獲得所需的能見度,更完美的掌握、更輕松地偵錯設(shè)計(jì)的問題。
總合來說,思源科技Probe Visualizer透過以軟件為基礎(chǔ)的創(chuàng)新方法,改變了原型板驗(yàn)證的方法,實(shí)現(xiàn)豐富、實(shí)時的設(shè)計(jì)能見度,并且讓原型板能使用Verdi的偵錯威力,使原型板偵錯時間比傳統(tǒng)的方法大幅縮短一半。
DIY機(jī)械鍵盤相關(guān)社區(qū):機(jī)械鍵盤DIY
評論