新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > CPLD的DSP多SPI端口通信設(shè)計(jì)

CPLD的DSP多SPI端口通信設(shè)計(jì)

作者: 時(shí)間:2011-06-02 來(lái)源:網(wǎng)絡(luò) 收藏
4 實(shí)驗(yàn)結(jié)果

本文引用地址:http://butianyuan.cn/article/150661.htm

  本采用全數(shù)字結(jié)構(gòu),易于用實(shí)現(xiàn)。以EPM7256為目標(biāo)芯片,并實(shí)現(xiàn)了正確的數(shù)據(jù)傳輸。當(dāng)56F801輸出的十六進(jìn)制參數(shù)分別為頻率字DBOE,相位字0403,A相的占空比字04CE,B相的占空比字04CD時(shí),波形輸出如圖7、圖8所示。圖7給出了信號(hào)發(fā)生器A相輸出信號(hào)的實(shí)測(cè)波形,信號(hào)占空比調(diào)節(jié)為20%;圖8給出了A相輸出信號(hào)1和B相輸出信號(hào)l的實(shí)測(cè)波形,兩相信號(hào)相位差調(diào)節(jié)為常用的90°。該實(shí)驗(yàn)結(jié)果表明,參數(shù)傳輸正確,波形輸出良好。

  

信號(hào)發(fā)生器A相輸出信號(hào)的實(shí)測(cè)波形

  

A相輸出信號(hào)1和B相輸出信號(hào)l的實(shí)測(cè)波形

  結(jié) 語(yǔ)

  方式具有硬件連接簡(jiǎn)單、使用方便等優(yōu)點(diǎn),應(yīng)用廣泛。采取硬件和軟件相結(jié)合的措施,可以確保中數(shù)據(jù)流的同步,實(shí)現(xiàn)可靠。本文給出了端口通信的與實(shí)現(xiàn)過(guò)程,討論了其中的關(guān)鍵技術(shù)問(wèn)題。SPI多端口通信方法基于實(shí)現(xiàn),易移植,易于實(shí)現(xiàn)功能擴(kuò)展,可廣泛應(yīng)用于各種采用SPI通信方式的自動(dòng)化裝置。


上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: 設(shè)計(jì) 通信 SPI DSP CPLD

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉