硬盤驅(qū)動器接口技術與嵌入式應用整合方案

　　缺點

　　本硬件方案既簡單又直接，但設計師需要考慮與主微處理器架構和等待時間相關的數(shù)據(jù)吞吐量的潛在瓶頸。因此必須認真考慮平臺的系統(tǒng)性能。例如，在便攜式媒體處理器中，有可能存在圖像處理器共享同一個總線。因此，如果希望得到更高的性能，可以考慮采用Quick Logic IDE與SDRAM控制器設計方案。

　　QuickLogic IDE與SDRAM控制器

　　優(yōu)點

　　如果主處理器的本地總線或SDRAM控制器，允許外部設備來控制總線并直接向主存儲器寫入數(shù)據(jù)，那么橋接器可以向主存儲器直接存取512字節(jié)扇區(qū)的數(shù)據(jù)。這樣將大大節(jié)省主處理器的周期，消除主處理器對局部總線進行傳輸請求的響應等待時間，并且可以減少微處理器進行磁盤相關數(shù)據(jù)傳輸操作的執(zhí)行時間。這使得主處理器可以同時運行其他系統(tǒng)進程或降低操作速度來節(jié)省功耗。主處理器并不積極地參與跟硬盤驅(qū)動器之間的數(shù)據(jù)傳輸。預先在主存儲器中寫入數(shù)據(jù)，可以防止在執(zhí)行中出現(xiàn)遺漏。主存儲器更快且更有效的數(shù)據(jù)傳輸，可降低硬盤驅(qū)動器的活動時間以及硬盤驅(qū)動器的整體功耗。根據(jù)具體應用的不同，功耗降低的程度也不相同。一個完整的單芯片配套解決方案是由硬件來控制數(shù)據(jù)的傳輸，從而大大增強系統(tǒng)的性能。由于基本數(shù)據(jù)的傳輸都在硬件中進行處理，不必再擔心中斷反應時間和中斷堆棧。UDMA的ATA-66也應能夠在這方案中被實現(xiàn)，而且更能有效地提高系統(tǒng)性能。

　　缺點

　　一般情況下，只有一個外部主設備可以對SDRAM進行直接訪問。大部分具有外部圖形協(xié)處理器或者其他相關硬件加速器的CPU，都具有專供該外部設備使用的SDRAM控制，使得IDE失去了用武之地。雖然可編程QuickLogicIDE橋接處理器中使用的某些仲裁邏輯可以允許超過一個總線主控，但是一般情況下，系統(tǒng)要求專用硬件加速器必須具有優(yōu)先級別和總線讀寫。本方案有利于提升系統(tǒng)性能和驅(qū)動程序開發(fā)，但是隨著系統(tǒng)內(nèi)存總線速率的提升和向DDR SDRAM技術的轉(zhuǎn)移，允許外部內(nèi)存總線主控的CPU已經(jīng)不再是主流產(chǎn)品。而且，由于SDRAM控制器和用于控制的外部總線接口，這種方案還需要配備更多的邏輯電路，這就不可避免地增加了該設計的成本。

　　性能測試

　　用于低功耗應用領域的嵌入式處理器缺乏硬盤控制器，這使得系統(tǒng)設計師不得不自己解決連接性難題。 支持下一代迷你硬盤的標準如CE-ATA(類似SDIO協(xié)議)和iVDR(基于串行ATA)可能進一步延緩在新SoC上硬盤驅(qū)動器控制器的出現(xiàn)。

　　然而，由于處理器和硬盤消耗了大量的系統(tǒng)功耗，因此，要想實現(xiàn)主內(nèi)存和硬盤驅(qū)動之間的更有效的信息傳遞必然會影響電池的壽命。巧妙地采用橋接器，可以提高主內(nèi)存和硬盤驅(qū)動這兩個子系統(tǒng)處于節(jié)電狀態(tài)的時間百分比，從而實現(xiàn)更高的電池效率。

　　QuickLogic提供了超低功耗的IDE橋接控制器作為配套芯片來連接低功耗嵌入式處理器，從而在提升系統(tǒng)性能的同時減少了硬盤存儲相關作業(yè)的CPU占用率，最大限度地降低了功耗。QuickLogic提供的IDE橋接器可以在實際應用中實現(xiàn)10Mbps~13Mbps的數(shù)據(jù)傳輸速率。尤其是該產(chǎn)品基于QuickLogic 微瓦FPGA技術，這意味著移動平臺系統(tǒng)設計師可以跨越基于傳統(tǒng)SRAM的FPGA造成的功耗限制和CPLD性能的挑戰(zhàn)。同時它還遵循正興起的總線標準，并具有整合額外系統(tǒng)功能的能力。

　　人們越來越意識到，在便攜式系統(tǒng)增加額外系統(tǒng)功能的同時，必須注意其對電池壽命的影響。系統(tǒng)性能和功耗的最佳搭配，是通過在基于可編程邏輯的配套設備中，用硬件方法實現(xiàn)大量的數(shù)學算法和數(shù)據(jù)通道管理，而不是在嵌入式處理器上用軟件的方法來實現(xiàn)。QuickLogic配套芯片方法可以為系統(tǒng)設計師提供更多的工具來權衡系統(tǒng)性能和功耗，從而實現(xiàn)最佳搭配。