短波通信中一種時延設(shè)計方法與DSP實現(xiàn)

D-1。式(5)即為數(shù)字濾波器H(z)的多相濾波結(jié)構(gòu)。針對本文的應(yīng)用，此處給出一個I倍內(nèi)插器多相濾波結(jié)構(gòu)的實現(xiàn)框圖，如圖1所示。其中，Rk(z')=E(I-1-k)(z')。

由圖1可見，此時的數(shù)字濾波器Rk(z)位于內(nèi)插器之前，即濾波是在數(shù)據(jù)流提速之前進行的，這就大大降低了對處理器的要求，提高了實時處理能力。此外，多相濾波器結(jié)構(gòu)的另一個好處是每一分支濾波器的系數(shù)由原來的N個減少到N／I個，可以減小濾波運算的累積誤差，有利于提高計算精度，降低對處理器字長的要求。圖2是多相結(jié)構(gòu)內(nèi)插濾波器的開關(guān)結(jié)構(gòu)形式。它可以更清楚地說明多相結(jié)構(gòu)內(nèi)插濾波器是如何工作的。對輸入速率為Fs的數(shù)據(jù)流，經(jīng)L個子濾波器后，每個子濾波器的數(shù)據(jù)流速度依然是Fs，但整個內(nèi)插濾波器的數(shù)據(jù)流速度提高為I?Fs，此時用速率為I?Fs的開關(guān)對輸出數(shù)據(jù)流進行選擇，即完成了I倍內(nèi)插數(shù)據(jù)的獲取。同樣可以得出D倍抽取器多相濾波結(jié)構(gòu)。

2 時延算法的DSP實現(xiàn)

短波信道模擬器系統(tǒng)中常采用軟件無線電思想實現(xiàn)。軟件無線電的宗旨就是盡可能地簡化射頻模擬前端，使A／D轉(zhuǎn)換盡可能地靠近天線去完成模擬信號的數(shù)字化，而且數(shù)字化后的信號要盡可能多地用軟件進行處理，實現(xiàn)各種功能和指標。軟件部分主要用DSP芯片來進行處理信號。根據(jù)軟件無線電的知識，可以使用內(nèi)插來完成精確性時延部分的工作，但為了避免插值后數(shù)據(jù)量的大增，導(dǎo)致DSP處理的負荷量過重，之后就得考慮數(shù)據(jù)的抽取操作用以減少處理的數(shù)據(jù)量。在上部分中，可以得出內(nèi)插和抽取過程都需要一濾波器進行濾波，避免內(nèi)插帶來的高頻鏡像和抽取帶來的頻譜混疊?？梢圆捎脙?nèi)插和抽取組合的辦法來解決內(nèi)插所導(dǎo)致的數(shù)據(jù)量大增問題，并保證小尺寸時延的精度。但必須內(nèi)插在前，抽取在后，以確保其中間序列的基帶譜寬度不小于原始輸入序列譜或輸出序列譜的基帶頻譜寬度，否則將會引起信號失真。這里采取的是D倍內(nèi)插再D倍抽取以實現(xiàn)級聯(lián)來滿足要求。但是由于他們級聯(lián)的D倍內(nèi)插濾波器和D倍抽取濾波器工作在相同的采樣率Dfs下，所以他們可以以一個組合濾波器來代替。圖3是基于內(nèi)插和抽取技術(shù)的時延器結(jié)構(gòu)。

輸入信號x(n)的抽樣速率為fs，為實現(xiàn)延遲L／D個樣點間隔，首先將x(n)的抽樣速率增加到原來的D倍(即在x(n)的二個樣點間插入D-1個零)，速率提高后的V(n)序列經(jīng)低通濾波器濾波，低通濾波器的作用是濾除間隔為原抽樣頻率重復(fù)出現(xiàn)的成分。V(n)是x(n)內(nèi)插后的序列，其抽樣速率為Dfs，u(n)在高抽樣率上延遲L個樣點后得ω(n)，最后在ω(n)序列中，每D個樣點保留一個即得到y(tǒng)(n)。y(n)是x(n)延遲了(L／D)T的序列，這里T=1／fs是原序列的抽樣周期。在得出u(n)的過程中，經(jīng)過的低通濾波器是FIR濾波器，V(n)序列經(jīng)低通濾波器濾波時是利用產(chǎn)生的，但V(n)是通過x(n)的兩樣m=0點插零得到，也就是說在進行卷積運算時，將會有許多項是零乘以濾波系數(shù)的情況。根據(jù)規(guī)律可以得出，濾波系數(shù)每隔D個再相互與x(n)中相鄰數(shù)據(jù)相乘加得到。結(jié)合數(shù)字濾波器H(z)的多相濾波結(jié)構(gòu)的知識，多相濾波器是由D個子濾波器構(gòu)成的。各個子濾波器參數(shù)如下，其中N／D=Q，N為濾波器長度，Q為整數(shù)，令K=Q-1：

在上面各子濾波器參數(shù)組中，相鄰濾波參數(shù)都相隔D個，也將是輸入信號x(n)依次通過各子濾波器后產(chǎn)生新的信號u(n)，此時的抽樣周期TD=1／Dfs，即x(n)通過相鄰子濾波器后產(chǎn)生的輸出信號間的抽樣時間是一個抽樣周期1／Dfs。那么，x(n)依次通過子濾波器參數(shù)組中相距L相應(yīng)的子濾波器時產(chǎn)生的輸出信號間抽樣時間是L／Dfs。這樣就能夠產(chǎn)生L個延遲樣點時間。最后再采取數(shù)據(jù)抽取工作。抽取工作其實可以采取對未被抽取的輸出信號相對應(yīng)的數(shù)據(jù)進行內(nèi)插濾波操作，而不對抽取的輸出信號相對應(yīng)的數(shù)據(jù)進行內(nèi)插濾波操作。這樣可讓DSP減少許多運算操作，節(jié)省DSP實現(xiàn)時延過程的執(zhí)行時間，能夠保證信號數(shù)據(jù)的準確性。選用的DSP芯片是TI公司的TMS320C6416，主頻可以達到1 GHz，運算速度已達到8 000 MIPS，為32 b定點數(shù)字信號處理器。根據(jù)輸入信號x(n)的頻譜分析可得出最高頻率fmax(fmax≤fs／2)，其中利用．Matlab或者SystemView軟件設(shè)計一個低通濾波器，得出濾波系數(shù)。

設(shè)定一個輸入信號x(n)包含f1=6．25 MHz和f2=10 MHz的信號，采樣頻率fs=25 MHz，要使信號多徑時延精度達到1 ns，就要選擇內(nèi)插倍數(shù)為40倍。設(shè)計一個最高頻率10 MHz的低通濾波器，得出含濾波器長度N=800的濾波器系數(shù)。將這些系數(shù)分為40個子濾波器參數(shù)組，每組中含有20個濾波系數(shù)，分別依次取子濾波器參數(shù)組組名為Group1，Group2，…，Group40。當信號需要延時5 ns時，通過內(nèi)插后則需要5個采樣樣點延遲時間，然后再進行抽取實現(xiàn)。在DSP中算法的實現(xiàn)，是將包含f1=6．25 MHz和f2=10 MHz輸入信號通過相對應(yīng)的Group5子濾波器進行FIR卷積。在DSP系統(tǒng)的硬件仿真結(jié)果中可以得出輸入輸出信號時域波形圖及其頻譜圖。圖4是輸入、輸出信號時域波形比較圖。