由外部總線訪問MPC5554的內(nèi)部存儲器

2．1 內(nèi)部存儲空間地址編碼
當(dāng)EBI被配置為外部主機(jī)模式時，外部主機(jī)可以通過總線訪問內(nèi)部的存儲空間。MPC5554，內(nèi)部地址總線是32位，但外部地址總線只有24位，需要通過特殊的解碼方式來將24位地址總線擴(kuò)展為32位。EBI模塊將外部總線的ADDR[8：11]這4位進(jìn)行解碼，作為內(nèi)部總線ADDR[O：11]的12位。解碼的規(guī)則為：
①當(dāng)外部地址總線的ADDR[8]=O時，EBI忽略外部數(shù)據(jù)，無效地址。
②當(dāng)外部地址總線的ADDR[8]=1時，ADDR[9：11]用來選擇為Flash存儲地址的區(qū)塊；匹配則進(jìn)入該區(qū)塊，不匹配則返回總線錯誤標(biāo)志。
外部主機(jī)模式下具體的地址譯碼如表1所列。

2．2 外主模式下外部主機(jī)在內(nèi)存儲器上讀寫數(shù)據(jù)
外部主機(jī)在得到總線控制權(quán)后，通過拉低TS位來初始化對內(nèi)存儲器的操作。如2．1節(jié)所示，當(dāng)?shù)刂肪€上的信號匹配時，即可訪問內(nèi)存儲器空間，訪問結(jié)束于TA信號或TEA信號出現(xiàn)。TA信號為正常結(jié)束信號，TEA信號則表示有總線上的錯誤。圖2為外部主機(jī)讀數(shù)據(jù)流程，圖3為外部主機(jī)讀數(shù)據(jù)時序。

圖4和圖5為外部主機(jī)寫數(shù)據(jù)的流程和時序，與讀數(shù)據(jù)時的大體類似。但需要注意的是，規(guī)定外主訪問的最小延遲是3個總線周期，在實際系統(tǒng)中還需要根據(jù)具體訪問的存儲器塊來決定。