RS通信編碼器的優(yōu)化設(shè)計(jì)及FPGA實(shí)現(xiàn)
利用ISE9.0仿真軟件得到的運(yùn)算一級(jí)模二運(yùn)算的仿真圖如圖2所示。
生成的一級(jí)模二運(yùn)算模塊如圖3所示。
依次連接多個(gè)模二運(yùn)算模塊,進(jìn)行一步步模二運(yùn)算,得到余數(shù)多項(xiàng)式的系數(shù),即為RS校驗(yàn)碼。圖4為當(dāng)信息碼字為M時(shí)的RS編譯結(jié)果。
可看到此時(shí):
4 FPGA實(shí)現(xiàn)
通過(guò)RS編碼后的數(shù)據(jù)為5×31的矩陣,形如;
將5行數(shù)據(jù)交織編碼,交織度為I=5,得到(ao bo co do eo a1 b1 c1 d1 e1…a30 b30 c30 d30 e30)的形式,利用示波器從串口讀出,得到波形圖如圖5所示。
5 結(jié)語(yǔ)
給出的RS編碼器設(shè)計(jì)方法對(duì)生成多項(xiàng)式進(jìn)行了優(yōu)化,使得ROM中需要存入的乘法表大幅減少,模擬模二運(yùn)算的步驟設(shè)計(jì)編碼過(guò)程,最終燒入FPGA中,利用示波器采集到了正確的數(shù)據(jù),證明RS編碼器編碼正確。本文介紹的RS編碼器設(shè)計(jì)方法簡(jiǎn)單,占用資源少。
評(píng)論