基于IEEE 1588的同步以太網(wǎng)應(yīng)用解決方案

　　3 應(yīng)用實例

　　3.1 Si5315芯片

　　在實際應(yīng)用中，采用Silicon Labs公司生產(chǎn)的Si5315芯片。該芯片為一款抖動衰減時鐘倍頻芯片，采用8 kHz～*.53 MHz的雙時鐘輸入，并且產(chǎn)生2個獨立的倍頻時鐘。在同步方面，主要采用Silicon Labs的第三代DSPLL技術(shù)，能夠產(chǎn)生任意比率的頻率合成以及在高速率下的去抖動。除支持SONET/SDH和以太網(wǎng)時鐘外，Si5315還可支持10G線路編碼率的同步以太網(wǎng)時鐘倍頻芯片。

　　具體應(yīng)用實例如圖3所示。本地時鐘輸入62.5 MHz作為芯片的一路輸入，經(jīng)過Si5315倍頻后輸出端口一路為125 MHz。將其信號引入以太網(wǎng)設(shè)備的CDR模塊（數(shù)據(jù)時鐘恢復(fù)模塊）作為參考時鐘。當(dāng)數(shù)據(jù)進(jìn)入CDR后恢復(fù)出一個接近62.5 MHz的時鐘，再次輸入Si5315，經(jīng)過DPLL鎖相達(dá)到芯片認(rèn)為符合要求的時鐘后，本地時鐘的輸入被屏蔽。當(dāng)網(wǎng)絡(luò)中所有的設(shè)備都完成此項操作后，整個網(wǎng)絡(luò)的時鐘同步完成。在具體的應(yīng)用中前級的數(shù)據(jù)時鐘往往抖動十分嚴(yán)重，經(jīng)過Si5315芯片處理后，時鐘能恢復(fù)得很好，并且所有設(shè)備的時鐘都保持了一致性。

　　圖3 Si5315同步芯片應(yīng)用實例

　　3.2 DP83640芯片

　　IEEE 1588的精密時鐘協(xié)議（PTP）能夠?qū)崿F(xiàn)高精度的以太網(wǎng)時間同步，但是如果需要達(dá)到ns級的時鐘同步性能，僅僅通過軟件是很難實現(xiàn)的。因為在線路上接收PTP包之后，對它們進(jìn)行處理的每一種器件都會增加同步誤差。DP83640通過在物理層以硬件加軟件的方式使得ns級的時鐘同步成為可能。

　　DP83640是一款基于IEEE 1588標(biāo)準(zhǔn)的時鐘同步芯片，采用硬件和軟件結(jié)合的方式提供最高的精確度實時工業(yè)的時鐘同步，可確保分布式上各節(jié)點能按照主機時鐘的時間同步定時，并確保各節(jié)點之間的時間偏差不會超過8 ns。一旦線路上有PTP包，即被DP83640的精密PHYTER所讀取。

　　DP83640具有幾個內(nèi)部時鐘，包括本地參考時鐘、1個以太網(wǎng)接收時鐘和1個PTP時鐘信號源；同時，還包括1個內(nèi)部的PTP數(shù)字計數(shù)器，以及可以控制數(shù)字計數(shù)器和PTP時鐘速率（頻率）的邏輯。

　　在同步以太網(wǎng)交換機的方案中，通過替換以太網(wǎng)層并增加IEEE 1588 PTP軟件實現(xiàn)。如圖4所示，CPU、交換芯片和DP83640通過MII口連接起來組成一個系統(tǒng)。交換機成為以太網(wǎng)中同步的一個器件，使得交換機所形成的以太網(wǎng)及該網(wǎng)絡(luò)下所掛的器件都滿足IEEE 1588協(xié)議，最終形成同步以太網(wǎng)。

　　圖4 基于DP83640的同步以太網(wǎng)交換機應(yīng)用框圖

　　結(jié)語

　　從目前的原型實驗和應(yīng)用來看，IEEE 1588中標(biāo)準(zhǔn)化的精確時間協(xié)議可以達(dá)到亞微秒級的同步精度，并且有可能達(dá)到更高的精度。IEEE 1588為基于多播技術(shù)的標(biāo)準(zhǔn)以太網(wǎng)的實時應(yīng)用提供了有效的解決方案，但同時也存在一些尚待進(jìn)一步研究的問題，如主時鐘的容錯性能、振蕩器的穩(wěn)定性對時鐘的影響等。相信今后該標(biāo)準(zhǔn)會更加完善，也會有更多的具體應(yīng)用可以參考。