新聞中心

用RapidIO提高DSP陣列的性能

作者: 時(shí)間:2010-02-26 來源:網(wǎng)絡(luò) 收藏

“采用SERDES(串行/解串器)技術(shù)后只需少量引腳就能獲得很高的帶寬。由于硬件全部承擔(dān)了協(xié)議棧的處理,減少了原來僅用于在系統(tǒng)中傳輸數(shù)據(jù)的寶貴周期?!盨hippen說,“例如,多個(gè)飛思卡爾公司的StarCorebased MSC8144四內(nèi)核器件可以通過連接,從而可很容易地為無線基站、視頻譯碼或包交換電話應(yīng)用創(chuàng)建計(jì)算資源?!?/p>本文引用地址:http://butianyuan.cn/article/157616.htm

另外值得一提的是,協(xié)議要求半導(dǎo)體器件全局性共享內(nèi)存,而且可以從多個(gè)端點(diǎn)直接訪問存儲(chǔ)器。像PCI等協(xié)議通常使用一個(gè)公共的存儲(chǔ)器映射,該映射必須在所有連接器件之間共享。

那么,當(dāng)你必須同時(shí)使用PCI和RapidIO時(shí)該怎么辦呢?在這種情況下可以考慮使用Micro Memory公司的CoSine系列器件,這些器件允許橋接PCI/PCI-X/PCI-Express和SRIO,而且提供一個(gè)多端口雙倍數(shù)據(jù)速率(DDR)控制器,允許數(shù)據(jù)在PCI和SRIO之間實(shí)時(shí)傳送。

系統(tǒng)拓?fù)漕愋透鶕?jù)特定應(yīng)用需求會(huì)有所變化。串行RapidIO是最佳選擇,因?yàn)樗哂袩o可比擬的靈活性,允許開發(fā)人員將網(wǎng)絡(luò)安排成環(huán)形、網(wǎng)格或星型拓?fù)?,以方?a class="contentlabel" href="http://butianyuan.cn/news/listbylabel/label/性能">性能升級(jí)。另外,SRIO可以為拓?fù)渲衅渌?a class="contentlabel" href="http://butianyuan.cn/news/listbylabel/label/DSP">DSP器件的級(jí)聯(lián)通信提供更多可用帶寬。

“隨著系統(tǒng)提出日益矛盾的處理要求,如尺寸、重量、處理能力和功耗,F(xiàn)PGA開始被用于執(zhí)行很多DSP應(yīng)用中常見的繁重的轉(zhuǎn)換和數(shù)據(jù)精簡(jiǎn)任務(wù)。”Micro Memory公司產(chǎn)品行銷總監(jiān)Mike Jadon指出。

“不過,我們的許多客戶正在異構(gòu)性處理方法中找到最佳平衡點(diǎn),這種方法要求FPGA與PowerPC等通用處理器(GPP)一起使用?!盝adon補(bǔ)充道。

“將異構(gòu)性處理與串行RapidIO等可擴(kuò)展交換結(jié)構(gòu)互連結(jié)合起來已被證明是最有效的方法,可以從技術(shù)上乃至成本和上市時(shí)間上滿足客戶的項(xiàng)目要求?!?/p>

RapidIO很快被包括摩托羅拉、飛思卡爾、TI和Tundra半導(dǎo)體公司在內(nèi)的領(lǐng)先嵌入式半導(dǎo)體器件供應(yīng)商所采納。像Alcatel、EMC、愛立信和朗訊等OEM廠商也在系統(tǒng)中廣泛采用RapidIO。

“單片DSP場(chǎng)”

如果你需要的所有計(jì)算能力靠單個(gè)芯片就能輕易實(shí)現(xiàn),而不需要購(gòu)買多個(gè)DSP并用RapidIO或其它方法將它們連接起來,你覺得如何?如果你覺得這聽起來還不錯(cuò)的話,那就看看下面這兩個(gè)器件吧,它們能使你的工作更加輕松。Ambric半導(dǎo)體公司的Am2000整體平行定點(diǎn)TeraOps解決方案采用全局異步、局部同步(GALS)架構(gòu),適用于高的視頻和圖像處理市場(chǎng)。Am2000 IC在異步消息通道結(jié)構(gòu)中采用了一整套并行、多指令、多數(shù)據(jù)(MIMD)(塊)的32位精簡(jiǎn)指令集(RISC)處理器和存儲(chǔ)器(圖2)。


上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: 性能 陣列 DSP 提高 RapidIO RapidIO

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉