基于SoC的抗窄帶干擾和自適應門限的基帶捕獲IP設計

在GPS接收機基帶處理器中，擴頻信號的捕獲及定位的快速、精確和實時性的需求成為整個處理器的核心，不但是影響接收性能指標和數(shù)據(jù)解算的重要因素之一，而且指引著基帶處理芯片設計的新方向。本文針對影響基帶處理性能的窄帶干擾和固定捕獲門限無法適應移動信道下信號的快衰落和動態(tài)變化兩個突出問題，基于電路可實現(xiàn)性和算法處理時間開銷兩方面考慮，提出抑制窄帶干擾自適應能量判決門限的頻域濾波和雙門限自適應調(diào)整的PN碼捕獲模塊的IP。采用基于ARM7的SoC設計，通過AMBA總線使CPU快速捕獲。最后，結合ARM公司的Integrator/AP ASIC Development Board實現(xiàn)整個SoC基帶處理器的協(xié)調(diào)工作，在加入窄帶干擾信號的條件下對測試點進行監(jiān)測發(fā)現(xiàn)，即使在信噪比大幅度變化的情況下，也可以保證多次捕獲的時間和失鎖概率在一個很小的范圍內(nèi)。
1 系統(tǒng)模型
　　窄帶干擾抑制和雙門限自適應調(diào)整PN碼捕獲的系統(tǒng)模型如圖1所示，其中IP設計部分為系統(tǒng)的核心，主要由抗窄帶干擾濾波電路、去重疊電路、雙門限自適應碼捕獲電路組成。相應的碼偏移調(diào)整電路、窗口濾波電路、FFT和IFFT電路實現(xiàn)頻域變換，使各頻域分量收斂速度和電路處理更快。下面詳細分析設計中的兩個核心部分。

2 基帶處理SoC的捕獲IP設計
2.1 抗窄帶干擾濾波模塊
　　基于BPSK調(diào)制的直接序列擴頻（DSSS）基帶接收系統(tǒng)中主要有時域處理和頻域處理兩種主要的抗窄帶干擾技術。在接收信號中，相對于寬帶擴頻信號窄帶干擾的帶寬只占很小的頻帶，而且具有較高的功率譜密度，只需對窄帶干擾嚴重的部分帶寬限幅并保持其相位即可抑制窄帶干擾的大部分能量。頻域處理各頻域分量具有獨立收斂性，因此對窄帶干擾抑制的效果更優(yōu)。
　　因此，基于頻域干擾濾波設計的核心是干擾檢測門限，根據(jù)接收頻譜特征動態(tài)，設定各個子帶的能量判決門限的算法來實現(xiàn)電路[1]。對于窄帶干擾信號可以通過多個正弦波之和來模擬[2]，因此一個完整的接收信號可以表示如下：

右邊第1項為接收的C/A碼調(diào)制信號，PC/A為信號的平均功率，C(t)為C/A碼序列，fL1為基帶接收信號的載頻，θ為載波初始相位；模擬的窄帶干擾信號為n個疊加。
　　在圖1中1/e(n)，yp(n)，yl(n)為下變頻信號和本地碼相關后的信號，相關信號經(jīng)過步長為n的累加積分求和運算得到頻域濾波前的能量值

對頻域轉(zhuǎn)換后的信號首先進入功率密度運算單元處理，提取各子帶的功率密度，并存儲到功率密度矢量FIFO中，記為B0，同時輸入到能量判決門限模塊。能量判決門限單元經(jīng)過判決器和信道中的窄帶干擾的功率密度對比模擬，從而得到矢量的自適應子帶能量判決門限，記為AH=k×B0+σ2，對于n個子帶也就對應著一個n維的矢量值。因此對于每個子帶來說，根據(jù)各自的功率譜密度，通過遺忘因子和收斂因子的動態(tài)設定，可以得到不再是固定常數(shù)的能量判決門限。設計原理如圖2所示。