魚與熊掌：SoC，還是SiP?

摘要：    本文分析了SoC和SiP的各自特點(diǎn)，指出SiP是一種充滿前途的芯片形式，但是缺乏標(biāo)準(zhǔn)和設(shè)計(jì)工具將制約SiP的成長。

關(guān)鍵詞：    SoC；SiP；裸晶(die)

系統(tǒng)級電路集成在1990年代初由系統(tǒng)芯片(SoC)獨(dú)領(lǐng)風(fēng)騷，但不到十年系統(tǒng)級封裝(SiP)即異軍突起，各自擁有相當(dāng)數(shù)量的用戶，形成了兩大類別各有特點(diǎn)的系統(tǒng)集成技術(shù)。根據(jù) Gartner 公司 的市場調(diào)查，目前在IC系統(tǒng)市場中，SoC占有率達(dá)3/4，SiP只有1/4。雖然 SoC 占有大部分市場，但是 SiP 進(jìn)展迅速，具有良好發(fā)展?jié)摿Α?

 半導(dǎo)體制造商如何在兩者之中找到最佳解決方案?未來 SoC 和 SiP 走向如何?將面臨哪些機(jī)遇和挑戰(zhàn)?在GlobalPress組織的“電子峰會2006”主辦的“SoC vs. SiP”專題座談會上，可聽到業(yè)界權(quán)威人士的高論。座談會由 Gartner 公司兩位高層主管 Bryan Lewis和 Jim Walker 主持，還有來自AMI半導(dǎo)體、HP、IBM、STATS ChipPAC 和 Xilinx 公司的五位代表，大家各抒己見，分別對SoC和SiP技術(shù)的特點(diǎn)、難點(diǎn)、創(chuàng)新、存在問題、發(fā)展趨向等業(yè)界關(guān)心的問題作了交流。

選擇SoC或SiP的依據(jù)

Jim Walker(Gartner 公司研究副總裁)在發(fā)言中，用圖表說明選擇 SoC和 SiP 兩種技術(shù)的依據(jù)(圖 1)，他將考慮的條件具體化為：

*產(chǎn)品數(shù)量；
*設(shè)計(jì)/測試費(fèi)用；
*不可再用的工程開支(NRE)；
*用戶IP的整合/復(fù)用；
*可靠性和可維護(hù)性；
*裸晶(die)可供應(yīng)性；
*裸晶型式(RF、模擬、存儲器)；
*生產(chǎn)過程復(fù)雜性；
*大容量存儲器集成等條件。

Jim簡單明確地指出：“ 顯然存在多種組合和不確定因素，但是在產(chǎn)品數(shù)量大、性能高、集成度高的應(yīng)用中，SoC會勝出。如果要求高適應(yīng)性、面市時間短、多種不同功能的裸晶集成在一個封裝內(nèi)的應(yīng)用中, SiP 獲勝。”

圖1  SoC與SiP選型的考慮因素 

Christine King (AMI半導(dǎo)體公司總裁兼 CEO )認(rèn)為：“ 最佳化是衡量兩種技術(shù)的關(guān)鍵，所謂最佳化是指在滿足應(yīng)用要求的前提下，根據(jù)功能、成本、性能等各方面達(dá)到最好的產(chǎn)品狀況來選擇 SoC 或 SiP ,亦即根據(jù)技術(shù)性和復(fù)雜性來劃線。如果系統(tǒng)能夠完全由 CMOS 解決方案來完成，則 SoC 是最好的選擇。如果需要多種技術(shù)的集成，則SiP 最佳。” 她列舉 AMI 公司的一個實(shí)例加以說明，“對于一種要求運(yùn)算功能的洗衣機(jī)控制器，它使用8位的8051微控制器、以及Flash存儲器、高電壓接口、A/D轉(zhuǎn)換器和一些傳感器電路，因此選用SoC以達(dá)到最高性能和最低成本的目標(biāo)，從設(shè)計(jì)至投產(chǎn)共用去24個月，每片平均售價(jià)2.4美元。而在另一種更復(fù)雜的洗衣機(jī)應(yīng)用中，它需要一個16位微控制器和容量更大的 2MB Flash 存儲器，因此選用 SiP 來完成，以獲得較經(jīng)濟(jì)的解決方案，完成該產(chǎn)品花去18個月，每片平均售價(jià)為 4.8 美元。”
 
Scoot Jewler (Stats ChipPAC 公司首席策略師)補(bǔ)充說：“大型公司采用SoC具有優(yōu)勢，但我認(rèn)為，對于大量中小型公司來說，SiP為他們提供寶貴的進(jìn)入市場的解決方案。然而，SiP 的供應(yīng)鏈和商業(yè)模型問題仍有待解決。”

Ron Matino (IBM 系統(tǒng)和技術(shù)部PowerPC結(jié)構(gòu)產(chǎn)品總監(jiān))也有相似見解，認(rèn)為“無論 IC 制造商或集成系統(tǒng)供應(yīng)商都需要考慮商業(yè)運(yùn)作的基本問題，即加速產(chǎn)品推出時間、提高性能、降低產(chǎn)品制造的風(fēng)險(xiǎn)?！?
 
SiP增長快，但有瓶頸制約 
             
SoC 較早進(jìn)入IC市場，并代表IC技術(shù)的創(chuàng)新。據(jù) Gartner的統(tǒng)計(jì)資料，2006年全球 SoC 產(chǎn)品市場將達(dá)到570億美元，2001~2006年的年平均增長率為17.2%。直止今天，SoC 仍然以平面 CMOS 工藝為主，它與其它半導(dǎo)體工藝的集成一直進(jìn)展不大。系統(tǒng)芯片( SoC )只能夠在 Si 襯底材料“上層”實(shí)現(xiàn)不同功能電路的系統(tǒng)集成。  
           
 系統(tǒng)級封裝( SiP ) 是在原來置放一片裸晶的標(biāo)準(zhǔn)封裝“內(nèi)部”堆疊多片不同功能和不同工藝的裸晶在一起，借助金屬線鍵合的互連，構(gòu)成一個IC系統(tǒng)。最重要的工序是裸晶修薄、布線、鍵合、封裝、測試。至今為止，SiP還未有業(yè)界標(biāo)準(zhǔn)，也缺少足夠的設(shè)計(jì)工具。在這方面 SoC 的技術(shù)含量和技術(shù)水平要比 SiP 更勝一籌，它擁有大量的IP電路、成熟的設(shè)計(jì)工具可供使用。

Christine的見解是：“即使 SoC的 設(shè)計(jì)資源非常豐富，AMI 公司每年仍然要投入幾億美元的研發(fā)費(fèi)用。相對來說，SiP 面臨的困難更多，包括設(shè)計(jì)工具、經(jīng)營方式、以及電子和架構(gòu)等技術(shù)問題。SiP 的設(shè)計(jì)挑戰(zhàn)是，需要的設(shè)計(jì)工具不但有電氣規(guī)范，還有機(jī)械規(guī)范。如果我們擁有比 SoC 更多的 SiP 最佳化的軟件，則情況將好得多。但是 SiP設(shè)計(jì)工具的開發(fā)誰來投資呢？”
 
Ivo Bolsens(Xilinx 公司副總裁兼 CTO)介紹 Xilinx 主要采用 SoC技術(shù)，因?yàn)?nbsp;FPGA要求高帶寬和大量互連。Ivo認(rèn)為“SiP 市場的起飛，需要克服兩個困難。第一是SiP 要在先進(jìn)封裝技術(shù)上突破，達(dá)到 SoC 的帶寬；第二是開發(fā)出系統(tǒng)構(gòu)建技術(shù)。SiP先進(jìn)封裝技術(shù)已開始有所提高，再借助FPGA作為SiP的虛擬背板，在可編程的互連上層構(gòu)建特定的應(yīng)用，達(dá)到提升SiP性能和帶寬的要求?！彼€強(qiáng)調(diào)SiP標(biāo)準(zhǔn)化的重要性，說道：“如果不制定標(biāo)準(zhǔn)的話，我想在一段時間內(nèi)，SiP很難與SoC展開競爭?！?

Mobashar Yazdarni(HP公司ASIC部經(jīng)理)認(rèn)為若提高 SiP 整合的最佳性能，設(shè)計(jì)工具至關(guān)重要。他說：“實(shí)現(xiàn)SiP需要兩種工具：一是設(shè)計(jì)整合，另一是并行設(shè)計(jì)。我們還要能夠在不同的SiP類型中做出權(quán)衡。”

根據(jù) IBM 采用 SoC 和 SiP 兩種產(chǎn)品的經(jīng)驗(yàn)，Ron Matino 認(rèn)為“發(fā)展SiP的關(guān)鍵在于業(yè)界合作，建立開放平臺和標(biāo)準(zhǔn)，使多數(shù)公司能夠利用多種資源構(gòu)建產(chǎn)品，而不是一家公司只有一種解決方案?！?/P>