CMOS集成電路瞬態(tài)電流片外電流傳感器電路

隨著芯片特征尺寸的縮小和電路復(fù)雜程度的增加，有阻開(kāi)路和有阻橋接缺陷的數(shù)目也在增加。同時(shí)，隨著器件密度、復(fù)雜性和時(shí)鐘速度的增加，邏輯測(cè)試技術(shù)已不能提供足夠的故障覆蓋率。為了彌補(bǔ)傳統(tǒng)測(cè)試方法的不足，基于靜態(tài)電流(IDDQ)的測(cè)試方法被廣泛使用。然而，隨著深亞微米技術(shù)時(shí)代的到來(lái)，總的靜態(tài)漏電流急劇增加，IDDQ測(cè)試技術(shù)受到嚴(yán)峻挑戰(zhàn)，因此，需要尋找新的測(cè)試技術(shù)，而瞬態(tài)電流測(cè)試技術(shù)提供一個(gè)很好的替代或補(bǔ)充。這種測(cè)試方法能夠檢測(cè)傳統(tǒng)測(cè)試和IDDQ測(cè)試所不能檢測(cè)的缺陷。

1 IDDT測(cè)試原理

IDDT測(cè)試是一種從供電回路，通過(guò)觀察被測(cè)電路所吸取的瞬間動(dòng)態(tài)電流來(lái)檢測(cè)故障的一種方法，被認(rèn)為可以檢測(cè)出一些經(jīng)電壓測(cè)試和IDDQ測(cè)試所不能檢測(cè)的故障(像開(kāi)路故障(stuck-open fault)、冗余故障(redundant fault)和時(shí)延故障(delay fault)等)。

如圖1所示，輸入向量(測(cè)試向量)施加到被測(cè)集成電路的信號(hào)輸入端，利用脈沖信號(hào)的上升沿和下降沿，CMOS電路中的PMOS和NMOS晶體管會(huì)有瞬間的共同導(dǎo)通，這樣就在電源(VOD)和地(GND)之間形成一條通路，此時(shí)會(huì)有相對(duì)比較大的電流流過(guò)，這個(gè)電流就是IDDT。通過(guò)檢測(cè)IDDT的大小，便可知被測(cè)電路是否存在缺陷。

2電流傳感器電路的改進(jìn)

文獻(xiàn)[5]提出一種基于電荷測(cè)試的片外電流傳感器電路，該電流傳感器電路由4片高速電流反饋放大器(CFAs)組成，使用CLC449單片集成運(yùn)算放大器作為基本組成單元。本文對(duì)文獻(xiàn)[5]中的片外電流傳感器電路進(jìn)行改進(jìn)，改進(jìn)后的電路如圖2所示。

2.1 電流讀取放大單元(CSA)

電流傳感器電路通過(guò)測(cè)量連接在電源線上的采樣電阻兩端的電壓降而獲得瞬態(tài)電流，因此要求電流讀取放大單元要有足夠高的阻抗，以避免測(cè)試電路對(duì)被測(cè)集成電路供電電流的影響。利用運(yùn)放U1和U2構(gòu)成的電壓跟隨器電路為被測(cè)電路和U3構(gòu)成的差分放大器電路的輸入端提供阻抗隔離。為了提高傳感器電路的穩(wěn)定性，本文采用性能非常優(yōu)良的儀用放大電路，增加了電阻R12。

根據(jù)式(3)可知，若前級(jí)放大器增益(R12+R11+R9)/R12增大，則CMRR也相應(yīng)增大，如果R11和R9使用的是基本相同的值，那么稍稍出現(xiàn)偏差也無(wú)所謂。為了能改變放大倍數(shù)，甚至可以大幅度地改變R12的值，因?yàn)槭?1)中的V+和V-各自之間沒(méi)有任何關(guān)系，所以CMRR也不會(huì)發(fā)生大的變化。并且在多數(shù)情況下，通過(guò)對(duì)稱使用U1和U2兩個(gè)運(yùn)算放大器，而且R11=R9，則U1和U2兩個(gè)運(yùn)算放大器由CMRR引起的輸出誤差，相位相同而且大小相等，這樣，差動(dòng)放大電路的輸出誤差就會(huì)小到可以忽略不計(jì)。