CMOS集成電路瞬態(tài)電流片外電流傳感器電路

2.2 電流積分單元(CIB)

為了避免U4工作在飽和區(qū)，不使用正反饋回路。根據(jù)虛短路和虛斷路原則，積分單元的電壓增益AV2可由式(4)簡(jiǎn)單計(jì)算。

根據(jù)文獻(xiàn)[1]，傳感器電路的理想輸出電壓由下式給出：

式(5)中R2和C是密勒積分器電路中的電阻和電容值，R是采樣電阻的值。因此Av1，Av2，R2和C的值決定整個(gè)傳感器電路的精度。

由構(gòu)成積分電路的條件：電路的時(shí)間常數(shù)必須要大于或等于10倍于輸入波形的寬度，并且電阻值盡量小些，電容值盡量大些，可以確定R2和C的值，因此本文確定C的值為33 nF。

3實(shí)驗(yàn)設(shè)置和仿真結(jié)果

3.1 實(shí)驗(yàn)設(shè)置

為了驗(yàn)證上述電路的有效性，在并行加法器電路上進(jìn)行故障仿真實(shí)驗(yàn)。仿真實(shí)驗(yàn)是在Micro-cap環(huán)境下進(jìn)行的，有阻開(kāi)路采用在被測(cè)電路的不同位置注入不同阻值的電阻(10 kΩ，500 kΩ和1 000 kΩ)的方法進(jìn)行模擬。采樣電阻R選用20 Ω的厚膜電阻。

3.2仿真結(jié)果

3.2.1 實(shí)驗(yàn)電路

圖3是一階多米諾并行加法器電路，其實(shí)現(xiàn)的功能是：Co=C·(A+B)+A·B

本文采用兩階多米諾并行加法器級(jí)聯(lián)電路進(jìn)行測(cè)試，通過(guò)注入有阻開(kāi)路故障對(duì)電路進(jìn)行測(cè)試，并和無(wú)故障電路進(jìn)行比較。圖4是無(wú)故障電路和注入10 kΩ電阻故障電路的VDD端電壓波形比較;圖5是無(wú)故障電路和注入不同阻值的有阻開(kāi)路故障電路中瞬態(tài)電流積分曲線的比較。

4仿真結(jié)果分析和結(jié)論

從圖4的仿真波形可以看出，注入有阻開(kāi)路故障電路的VDD端電壓比無(wú)故障電路中VDD端電壓減小，因而說(shuō)明流經(jīng)采樣電阻的瞬態(tài)電流也減小。圖5的積分曲線表明，瞬態(tài)電流經(jīng)放大積分后，電流變化的速度顯著降低，從而使測(cè)試方法的測(cè)量速度得到有效的降低;并且注入有阻開(kāi)路故障電路的瞬態(tài)電流得到有效分離，其分離程度足以區(qū)分無(wú)故障電路和故障電路;從積分曲線可知，注入電阻達(dá)到500 kΩ或1 000 kΩ的時(shí)候，可以認(rèn)為注入點(diǎn)是完全開(kāi)路。

仿真結(jié)果證明，改進(jìn)后的電路能夠?qū)崿F(xiàn)理想的瞬態(tài)電流測(cè)試，并且是有效的。如果將積分結(jié)果輸出到數(shù)字化儀或PC機(jī)中進(jìn)行處理，利用常規(guī)故障分離方法，即可實(shí)現(xiàn)集成電路開(kāi)路缺陷的檢測(cè)。