基于VHDL的MTM總線主模塊有限狀態(tài)機(jī)設(shè)計(jì)

摘要：為了能夠更簡潔嚴(yán)謹(jǐn)?shù)孛枋?a class="contentlabel" href="http://butianyuan.cn/news/listbylabel/label/MTM">MTM總線的主模塊有限狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換，同時(shí)減少FPGA芯片功耗，提高系統(tǒng)穩(wěn)定性，文中在分析MTM總線結(jié)構(gòu)和主模塊有限狀態(tài)機(jī)模型的基礎(chǔ)上，基于VHDL語言采用“單進(jìn)程”式對(duì)該有限狀態(tài)機(jī)進(jìn)行了設(shè)計(jì)，并在QuartusⅡ開發(fā)軟件中實(shí)現(xiàn)了對(duì)語言代碼的編譯及程序的時(shí)序仿真和功能仿真；通過對(duì)仿真波形圖的分析驗(yàn)證了該狀態(tài)機(jī)設(shè)計(jì)的正確性和有效性。
關(guān)鍵詞：VHDL；MTM總線；有限狀態(tài)機(jī)；主控制模塊

MTM總線(Module Testing and Maintenance bus，MTMbus)是一種同步、串行、用于系統(tǒng)級(jí)的背板測試及維護(hù)總線，可以實(shí)現(xiàn)IEEE1149.5標(biāo)準(zhǔn)所規(guī)定的故障檢測、容錯(cuò)以及擴(kuò)展的命令集。該技術(shù)已經(jīng)被美軍“寶石柱”和“寶石臺(tái)”計(jì)劃的航空電子系統(tǒng)體系結(jié)構(gòu)采用。
當(dāng)前MTM總線主模塊有限狀態(tài)機(jī)主要采用VerilogHDL程序編寫的狀態(tài)機(jī)描述，Verilog HDL語言并不可以進(jìn)行系統(tǒng)級(jí)的硬件描述。
VHDL是一種標(biāo)準(zhǔn)化的硬件描述語言，不僅可以用于系統(tǒng)級(jí)的硬件描述而且在設(shè)計(jì)系統(tǒng)硬件時(shí)沒有嵌入與工藝有關(guān)的信息，在工藝更新時(shí)無須修改原設(shè)計(jì)程序。文中設(shè)計(jì)的狀態(tài)機(jī)采用“單進(jìn)程”式狀態(tài)機(jī)描述，與“三進(jìn)程”和“雙進(jìn)程”式相比可以有效地節(jié)省FPGA芯片的資源，從而進(jìn)一步減少功耗，提高系統(tǒng)的穩(wěn)定性。
通過簡要分析MTM總線的基本結(jié)構(gòu)、各模塊間的通訊方式、主模塊有限狀態(tài)機(jī)模型基于VHDL語言設(shè)計(jì)了主模塊有限狀態(tài)機(jī)；并且利用QuartusⅡ9．0版本軟件和Cyclone系列EP1C60240C6芯片對(duì)所設(shè)計(jì)的MTM總線主模塊狀態(tài)機(jī)的VHDL代碼進(jìn)行了時(shí)序仿真和功能仿真。

1 MTM總線結(jié)構(gòu)設(shè)計(jì)
1．1 MTM總線的基本結(jié)構(gòu)
MTM總線的基本結(jié)構(gòu)如圖1所示，總線定義了4條必選信號(hào)線和一條可選信號(hào)線，即MCTL(控制信號(hào)線)、MMD(主模數(shù)據(jù)信號(hào)線)、MSD(從模塊數(shù)據(jù)信號(hào)線)、MCLK(時(shí)鐘信號(hào)線)和MPR(請求暫停信號(hào)線)。

MTM總線上的所有模塊采用主從結(jié)構(gòu)的通訊協(xié)議，該總線有且只能有一個(gè)主模塊，最多可以有250個(gè)能夠被獨(dú)立尋址的從屬模塊。MTM總線多站點(diǎn)結(jié)構(gòu)和尋址能力允許主模塊一次可以尋址一個(gè)從模塊、多個(gè)從模塊(多點(diǎn)尋址方式)和所有的從模塊(廣播尋址方式)，并且與之通訊。M TM總線的主模塊有限狀態(tài)機(jī)是MTM總線主模塊的核心控制單元，它控制著整個(gè)信息傳輸過程。MTM總線控者使用消息交換的方式與從模塊進(jìn)行通訊，消息是由一系列的包組成，包括一個(gè)頭包，一個(gè)可選答應(yīng)包和一系列數(shù)據(jù)包，包的長度為17位，高16位數(shù)據(jù)信息，最低位用于奇校驗(yàn)，消息包的控制必須由主模塊控制。