MEMS的“CMOS化”成長(zhǎng)

在6寸晶圓上，目前DRIE的刻蝕速率大約為30-50μm/min。根據(jù)Yole Development的預(yù)測(cè)，未來(lái)的發(fā)展趨勢(shì)是多腔刻蝕，并在未來(lái)2-3年內(nèi)達(dá)到大約100μm/min的刻蝕速率，同時(shí)減少昂貴的C4F8用量。Tegal的市場(chǎng)副總裁Paul Werbaneth認(rèn)為，新興的MEMS領(lǐng)域，如3D MEMS（即MEMS與MEMS或MEMS與CMOS邏輯芯片疊加在一起），在很大程度上依賴于DRIE來(lái)實(shí)現(xiàn)其最終的制造。市場(chǎng)的需求推動(dòng)著DRIE技術(shù)向前發(fā)展，與CMOS的發(fā)展軌跡類似，向更大尺寸的晶圓發(fā)展會(huì)是趨勢(shì)之一。Tegal未來(lái)的發(fā)展計(jì)劃中就包括與客戶一起進(jìn)行300mm DRIE機(jī)臺(tái)的開(kāi)發(fā)。

MEMS的特點(diǎn)是三維加工，除需要進(jìn)行同平面的光刻外，還需要對(duì)硅片正反面進(jìn)行圖形對(duì)準(zhǔn)。雙面光刻也由此而來(lái)。早期的雙面光刻技術(shù)利用紅外線可以穿透硅片卻能被空氣和金屬吸收的特點(diǎn)進(jìn)行雙面對(duì)準(zhǔn)。但紅外線波長(zhǎng)較長(zhǎng)，對(duì)細(xì)線條的對(duì)準(zhǔn)存在困難。此外，復(fù)雜的金屬布線和不平整的表面對(duì)紅外線的吸收將產(chǎn)生干擾。如今的雙面光刻技術(shù)是基于光學(xué)對(duì)準(zhǔn)的，對(duì)準(zhǔn)精度有很大提高。

MEMS制造中，對(duì)于光刻的主要要求有：大聚焦深度和厚光刻膠的曝光；相對(duì)結(jié)構(gòu)尺寸而言，極其嚴(yán)格的CD控制；用于襯底雙面處理的雙面校準(zhǔn)工藝；在高深寬比結(jié)構(gòu)情況下的大聚焦-校準(zhǔn)偏移；對(duì)大面積器件進(jìn)行曝光時(shí)具有良好的接縫和對(duì)接控制；材料處理（小晶圓，甚至是材料片）的靈活性。目前大多數(shù)MEMS產(chǎn)品使用的是傳統(tǒng)的接觸式光刻機(jī)，產(chǎn)品線寬為2-5μm。根據(jù)Yole Development的報(bào)告，現(xiàn)有的步進(jìn)式光刻設(shè)備可以使MEMS的線寬達(dá)到0.6μm，套準(zhǔn)精度約為20nm。因?yàn)镸EMS器件的形貌相比CMOS而言要求更高，所以未來(lái)MEMS光刻設(shè)備主要需要解決的問(wèn)題就是更小的尺寸，特別是DOF問(wèn)題。隨著線寬和套準(zhǔn)精度要求的提高，光刻機(jī)從接觸式曝光向DUV轉(zhuǎn)變將是MEMS光刻工藝發(fā)展的方向。

MEMS與CMOS的集成

MEMS器件研究的發(fā)展和應(yīng)用領(lǐng)域的拓寬推動(dòng)著集成制造工藝的進(jìn)步。器件研究與集成工藝的關(guān)系一般分為兩類：一類是根據(jù)不同器件開(kāi)發(fā)相應(yīng)的工藝方案，另一類是在器件設(shè)計(jì)時(shí)盡量選擇已經(jīng)成型的標(biāo)準(zhǔn)工藝方案。從MEMS的量產(chǎn)和走入市場(chǎng)的角度來(lái)說(shuō)，顯然第二種選擇更為明智。雖然向成熟工藝靠攏會(huì)使器件的設(shè)計(jì)受到一定的限制，但因?yàn)闊o(wú)需開(kāi)發(fā)新工藝，設(shè)計(jì)好的器件可以在CMOS等成熟的生產(chǎn)線上生產(chǎn)。

對(duì)于標(biāo)準(zhǔn)集成方案，能否與CMOS集成電路兼容是在不同工藝方案間取舍的重要參考指標(biāo)。一般來(lái)說(shuō)，與CMOS集成電路兼容的工藝方案可以實(shí)現(xiàn)MEMS器件與信號(hào)控制電路的單片集成，可以在提高器件性能的同時(shí)降低總的加工成本。根據(jù)MEMS工藝與CMOS工藝的順序不同，集成方案可分為Pre-CMOS、Intra-CMOS和Post-CMOS，即MEMS工藝在CMOS之前、中間或之后完成。從成本的角度考慮，CMOS之后完成MEMS是首選方案。因?yàn)樵诖S完成標(biāo)準(zhǔn)的CMOS電路，所制備的電路性能有所保證，而且成本也較低。

目前比較主流的Post-CMOS集成方法是表面犧牲層工藝，它可以制備較薄的MEMS結(jié)構(gòu)，通常厚度為0.2-150微米。圖3是表面犧牲刻蝕法制備薄型MEMS的示意圖。該方法是指通過(guò)在襯底表面淀積不同的薄膜并結(jié)合選擇性刻蝕得到懸浮微結(jié)構(gòu)的過(guò)程。以氧化硅為犧牲層的多晶硅表面犧牲層工藝是此類工藝的代表。

SiO2或多晶硅表面犧牲層淀積以后，通過(guò)光刻和刻蝕步驟定義出所需結(jié)構(gòu)，最后去除殘余的犧牲層。SUSS MicroTec中國(guó)區(qū)總經(jīng)理龔里博士介紹說(shuō)，MEMS制造中的兩個(gè)關(guān)鍵問(wèn)題就是應(yīng)力和溫度。表面犧牲層工藝的結(jié)構(gòu)層和犧牲層多采用CVD和PVD方法制備，所制備的薄膜通常會(huì)有較大的殘余應(yīng)力。因此，優(yōu)化工藝參數(shù)以減小殘余應(yīng)力是保證其性能的關(guān)鍵。此外，由于金屬鋁不能承受多晶硅的淀積溫度，所以標(biāo)準(zhǔn)的多晶硅表面工藝無(wú)法實(shí)現(xiàn)Post-CMOS集成。所以，與電路集成時(shí)一般要先完成低溫多晶硅結(jié)構(gòu)的制備。也可以利用金屬鎢代替鋁做金屬連線，或者用多晶的鍺硅做結(jié)構(gòu)材料。

“CMOS與MEMS器件相結(jié)合是未來(lái)發(fā)展的大趨勢(shì)，”Paul Werbaneth說(shuō)，“它可以融合MEMS與CMOS器件的功能，實(shí)現(xiàn)芯片的多功能性，未來(lái)的市場(chǎng)發(fā)展也相當(dāng)樂(lè)觀。”

MEMS如何與傳統(tǒng)代工廠相融合？

圖4從各個(gè)方面分析了MEMS的現(xiàn)狀與未來(lái)發(fā)展趨勢(shì)。顯而易見(jiàn)，就是設(shè)計(jì)的可制造性、生產(chǎn)的標(biāo)準(zhǔn)化、CMOS-MEMS的片上系統(tǒng)（SoC）集成、8寸生產(chǎn)線、占領(lǐng)市場(chǎng)時(shí)間的縮短以及成本的降低。