基于FPGA的數(shù)字磁通門傳感器系統(tǒng)設計和實現(xiàn)
加入技術(shù)交流群
4．3 磁通門信號解算和積分放大
磁通門信號的解算是FPGA內(nèi)數(shù)字邏輯最核心的功能，由相敏整流器、基準發(fā)生器和FIR數(shù)字濾波器三部分共同實現(xiàn)，如圖2所示。本文引用地址：http://butianyuan.cn/article/161752.htm
相敏整流器由數(shù)據(jù)轉(zhuǎn)換器和數(shù)據(jù)選擇器構(gòu)成。數(shù)據(jù)轉(zhuǎn)換器．Mdfr將輸入u(n)轉(zhuǎn)換成補碼形式。輸出v(n)是輸入u(n)或者其補碼，由基準h(n)當前的值決定。實際上，電路的功能等價于將u(n)和在1和-1間交替變化的數(shù)列相乘，也就是說，v(n)是u(n)以h(n)為基準相敏整流的結(jié)果。
基準發(fā)生器Nrm為相敏整流器提供基準h(n)。對50 MHz時鐘進行分頻，產(chǎn)生與二次諧波磁通門信號同頻率，即6．103 MHz的方波，通過控制信號Ctlr調(diào)整相位，使基準的相位和二次諧波磁通門信號的相位對其相敏整流的效率最大化。
低通濾波器Sinc_Fltr是N點sine濾波器的FIR形式，傳輸函數(shù)是：
信號流圖如圖3所示。
由于二次諧波磁通門信號一個周期采樣128點，因此N=128；按照圖3所示的信號流圖，128點sinc濾波器由127個加法器和128個寄存器組成。為防止溢出，加法器和寄存器寬度為16+log2 8=24位，最后一級輸出的高16位作為濾波器的輸出。實現(xiàn)了低通濾波的功能。
積分放大由積分器Intgtr實現(xiàn)，結(jié)構(gòu)如圖4所示。為防止溢出，采用32位的加法器和寄存器。加法器的一個輸入端是低通濾波器的輸出，另一個是累加和。在閉環(huán)系統(tǒng)中，積分器輸出的低16位是反映被測磁場大小的數(shù)字量。
評論