DSP+CPLD空間瞬態(tài)光輻射信號實(shí)時探測系統(tǒng)

　　為了進(jìn)一步減少信號處理的數(shù)據(jù)量，實(shí)現(xiàn)實(shí)時處理，本文采用了變速率采樣的方法解決線路板面積有限與數(shù)據(jù)處理需要大容量存儲空間的矛盾。

　　由空間瞬態(tài)光輻射信號特征可知，其初始值變化速度快，高頻分量所占比重較大;而后面信號變化速度逐漸減小，越靠后信號越接近緩變信號，低頻含量高。所以采用采樣間隔逐漸增大的方法實(shí)現(xiàn)變速率采樣。

　　初始采樣頻率為f,每隔m個采樣點(diǎn)采樣頻率下降一半,一直到采樣結(jié)束。在電路實(shí)現(xiàn)中采用的方法是：a/d轉(zhuǎn)換器按照固定的轉(zhuǎn)換速率進(jìn)行模擬量到數(shù)字量的轉(zhuǎn)換，而cpld控制采樣數(shù)據(jù)的變速率接收并存儲至fifo。

　　fifo存儲數(shù)據(jù)由其寫使能控制信號wen(低電平有效)決定：當(dāng)wen為低電平時，數(shù)據(jù)在每個寫時鐘信號wclk的上升沿寫入fifo;當(dāng)wen為高電平時，數(shù)據(jù)保持不變。因此，控制fifo變速率接收數(shù)據(jù)即控制它的寫使能信號wen為低電平的間隔變速率變化。在CPLD中由寫時鐘信號wclk每隔m點(diǎn)二分頻后、再調(diào)整占空比即可實(shí)現(xiàn)wen的時序信號。

　　cpld對fifo變速率接收采樣數(shù)據(jù)的邏輯控制，用美國altera公司的軟件mux+plus ii可由三種方法實(shí)現(xiàn)：一是用計(jì)數(shù)器、分頻器等畫電路圖實(shí)現(xiàn);二是用vhdl語言或ahdl語言編程實(shí)現(xiàn);三是輸入時序波形文件實(shí)現(xiàn)。針對本系統(tǒng)而言，采取第二本文中a/d轉(zhuǎn)換器采用美國ad公司的ad678，它是一個12bit的多用途a/d轉(zhuǎn)換器，內(nèi)部包括采樣保持器、微處理器接口、基準(zhǔn)電壓源和時鐘驅(qū)動電路，具有高可靠性和低功耗等特性。

　　3.3 由cpld進(jìn)行上升速率初判

　　目標(biāo)信號幅度值從超過閾值起始點(diǎn)開始的一段時間內(nèi)的上升速率是判斷其能量范圍的重要判據(jù)。因此電路中采用cpld對a/d采樣的數(shù)據(jù)做初步判斷。當(dāng)目標(biāo)信號上升速率滿足設(shè)定要求時，產(chǎn)生上升速率觸發(fā)信號，并與其它結(jié)果做符合判定;否則丟棄當(dāng)前數(shù)據(jù)，等待下一次探測數(shù)據(jù)。

　　3.4 fifo存儲

　　fifo(first in first out)是一種先進(jìn)先出的存儲器，即先讀入的數(shù)據(jù)先讀出。fifo存儲器自身的訪問時間一般為幾十納秒。a/d轉(zhuǎn)換器等外設(shè)速度一般比DSP慢。如果采用fifo，a/d可以先將數(shù)據(jù)送往fifo，一旦fifo滿，fifo再向dsp申請中斷。這樣可以省去dsp等待與查詢的時間，而且中斷次數(shù)也可以減少，從而提高傳輸速度。

　　本系統(tǒng)中,fifo作為緩沖存儲器給上升速率初判電路和dsp處理器提供數(shù)據(jù)，同時作為變速率采樣結(jié)果的暫存單元。本文采用美國idt公司的idt72xxx系列同步并行fifo實(shí)現(xiàn)對數(shù)據(jù)的緩存。

　　4 dsp信號識別及存儲模塊

　　4.1 dsp處理及存儲

　　目標(biāo)信號自動識別能量范圍和錄取的核心是dsp信號處理模塊。為了滿足實(shí)時處理的要求，硬件的選取應(yīng)以盡可能少的占用系統(tǒng)時間資源為基礎(chǔ)。從這個基本原則出發(fā)，采用tms320c32作為處理器。它是目前ti公司浮點(diǎn)dsp系列中性價(jià)比較高、在國內(nèi)已得到廣泛應(yīng)用的芯片。它的指令周期為33/40/50ns，具有豐富的硬件資源，如內(nèi)部有512字節(jié)的ram、串行口、分開的程序總線、數(shù)據(jù)總線和dma總線等，并且外部存儲器寬度可變、有程序引導(dǎo)(boot-load)功能。在軟件方面，它豐富的指令系統(tǒng)、靈活的程序控制、流水線操作和多樣的尋址方式等特點(diǎn)使其特別適合于數(shù)字信號處理。

　　dsp處理模塊主要由dsp、慢速eprom、高速sram、絕對時鐘芯片rtc(real-time-clock)及rs232串口組成。其中，選擇慢速eprom主要是為了降低系統(tǒng)成本，本文采用美國atmel公司的at27c010芯片。用于存儲程序和初始化數(shù)據(jù)。高速sram用于程序執(zhí)行和數(shù)據(jù)的暫存，本文采用美國issi公司的is61c6416芯片，它與慢速eprom配合，既降低了系統(tǒng)成本，又能使程序快速運(yùn)行，實(shí)現(xiàn)對信號的實(shí)時處理。

　　一旦目標(biāo)事件發(fā)生，輸入信號經(jīng)a/d轉(zhuǎn)換后，數(shù)據(jù)緩存在fifo中，以備dsp調(diào)用。dsp上電復(fù)位后，將存儲在慢速eprom中的程序裝載到高速sram中運(yùn)行，對暫存在fifo中的目標(biāo)信號數(shù)據(jù)進(jìn)行能量范圍的識別和處理;然后從絕對時鐘芯片rtc取得目標(biāo)事件發(fā)生的時刻值，和處理結(jié)果一起存儲在sram中;并將信號處理結(jié)果與發(fā)生時刻值從rs232串口輸出到pc機(jī)。

　　系統(tǒng)工作流程是：空間瞬態(tài)光輻射信號經(jīng)光輻射探測器轉(zhuǎn)換為電信號，經(jīng)前級預(yù)處理電路放大、去噪并壓縮動態(tài)范圍;若信號超過閾值，則閾值觸發(fā)電路觸發(fā)a/d采樣后暫存在fifo中，否則不觸發(fā)a/d;由上升速率初判電路初步檢測信號初始值的上升速率?熏當(dāng)上升速率滿足設(shè)定要求時，產(chǎn)生上升速率觸發(fā)信號，否則丟棄當(dāng)前數(shù)據(jù);上升速率觸發(fā)信號產(chǎn)生后，dsp從fifo中取得數(shù)據(jù)，對信號進(jìn)行模式識別和處理，存儲處理結(jié)果并經(jīng)接口電路傳送到pc機(jī)。

　　4.2 絕對時鐘芯片rtc

　　所謂絕對時鐘是指不僅支持每天時間的更新，而且支持日期(世紀(jì)、年、日、星期)更新的一種永久性時鐘電路。本文采用美國motorala公司的ds12887時鐘芯片，它對年、月、日、時、分、秒、星期進(jìn)行自動記錄，內(nèi)含114字節(jié)的ram單元和內(nèi)置晶振電路，支持多種中斷方式，備用電池可供其工作10年，是目前計(jì)算機(jī)上的主流實(shí)時時鐘芯片。

　　4.3 rs232串口

　　由于rs232串口電平標(biāo)準(zhǔn)采用了負(fù)邏輯，與dsp的電平標(biāo)準(zhǔn)不兼容，所以采用rs232串口收發(fā)的數(shù)據(jù)需要進(jìn)行電平轉(zhuǎn)換。本文采用美國maxim公司的max232芯片作為電平轉(zhuǎn)換器件，它僅需+5v電源，電平轉(zhuǎn)換所需的±10v電源由片內(nèi)電荷泵產(chǎn)生。

　　dsp芯片自帶的串口為同步串口，而rs232信號是異步信號，故需外加異步串行通信接口芯片uart(universal asynchronous receiver/transmitter)。本文采用美國ti公司的tl16c550芯片，它具有全雙工、雙緩沖器發(fā)送器和接收器。uart接收dsp發(fā)送的處理結(jié)果和發(fā)生時刻值，存入自身所帶的fifo中，再通過max232進(jìn)行電平轉(zhuǎn)換，最后從rs232串口中輸出到pc機(jī)。

　　本系統(tǒng)采用dsp+cpld模式實(shí)現(xiàn)對空間瞬態(tài)光輻射信號的實(shí)時處理，有效解決了線路板面積有限和實(shí)時處理需大容量存儲空間的矛盾，從而使系統(tǒng)性價(jià)比達(dá)到最佳狀態(tài)。實(shí)驗(yàn)表明，系統(tǒng)可識別一般空間瞬態(tài)信號，結(jié)果較為理想。