運(yùn)用FPGA進(jìn)行控制平面/數(shù)據(jù)平面視頻處理

　　讓我們來近距離觀察一個(gè)涉及流數(shù)據(jù)實(shí)時(shí)處理的控制平面/數(shù)據(jù)平面應(yīng)用。我們將面臨高清視頻流特有模式的識(shí)別。該實(shí)要求混合使用高性能數(shù)據(jù)處理和包含嵌入式微處理器的控制功能的多種應(yīng)用的典型代表。

　　720p/60Hz的HD視頻流的像素頻率為74.25MHz。這就要求222.75MB每秒的處理速率。假定采用2.5GHz的雙核雙指令處理器來處理該數(shù)據(jù)，最佳的指令率為10G指令每秒。這樣的處理器可針對(duì)所處理數(shù)據(jù)的每一字節(jié)執(zhí)行22.4條指令。對(duì)某些應(yīng)用而言這已經(jīng)足夠了，但22.4條指令表明所能處理的數(shù)據(jù)非常有限。復(fù)雜的視頻處理功能，比如內(nèi)核卷積（kernelconvolution）、噪音消減和其他過濾功能需要更高的指令執(zhí)行效率。本文的解決方案準(zhǔn)備在數(shù)據(jù)平面上創(chuàng)建并行或流水線處理單元。

　　HD視頻處理是一種可以把問題劃分為控制平面和數(shù)據(jù)平面予以高效處理的常見的現(xiàn)實(shí)應(yīng)用。作為一種高度并行處理單元，F(xiàn)PGA在本例中負(fù)責(zé)視頻處理，同時(shí)由FPGA內(nèi)部的中等性能處理器負(fù)責(zé)視頻處理流水線。該處理器可專用于單個(gè)應(yīng)用，也可以運(yùn)行諸如Linux這樣的操作系統(tǒng)。最終形成的硬軟件混合實(shí)施方案可以把處理交付給能夠進(jìn)行最佳處理的部分，實(shí)現(xiàn)低成本、高性能數(shù)據(jù)處理解決方案。圖1顯示的是典型的控制平面/數(shù)據(jù)平面系統(tǒng)。

　　圖1：典型的控制平面/數(shù)據(jù)平面處理系統(tǒng)。

　　采用FPGA實(shí)現(xiàn)計(jì)算負(fù)載均衡

　　除了不菲的ASIC，F(xiàn)PGA是性能最高、最具經(jīng)濟(jì)效益的流數(shù)據(jù)處理單元實(shí)施方法。FPGA因其靈活的架構(gòu)而能讓設(shè)計(jì)人員實(shí)施包含并行和流水線單元的處理系統(tǒng)。這樣設(shè)計(jì)人員即可優(yōu)化系統(tǒng)的性能和時(shí)延。

　　設(shè)計(jì)人員隨后可以將該數(shù)據(jù)平面解決方案應(yīng)用于外部的分立微處理器以進(jìn)行控制。在FPGA內(nèi)部加入該處理器能夠帶來多項(xiàng)優(yōu)勢(shì)。內(nèi)部處理器能夠大大減少處理器和數(shù)據(jù)平面單元之間的控制時(shí)延。時(shí)延的減少可以釋放出許多處理器周期。外部處理器必須與數(shù)據(jù)平面保持通信。通信通道可以是32位或者更多位數(shù)，并同時(shí)需要更多導(dǎo)線用于尋址和控制。增加的導(dǎo)線可能會(huì)要求更強(qiáng)大的處理器和FPGA封裝，從而導(dǎo)致系統(tǒng)成本增加。而采用PCIExpress（PCIe）能大幅度減少引腳數(shù)量。遺憾的是，不是所有的處理器和FPGA都支持這種相對(duì)新型的接口，而且即便支持，PCIe器件的成本也大大高于不采用PCIe的同類器件。

　　在FPGA內(nèi)部實(shí)施控制平面處理器和數(shù)據(jù)平面可以減少器件數(shù)量、板級(jí)空間和功耗，最終形成一個(gè)低成本的解決方案。在FPGA內(nèi)既有諸如PowerPC等硬核處理器，也有賽靈思MicroBlaze等軟核處理器，可以根據(jù)應(yīng)用要求配置基于FPGA的處理器?；贔PGA的系統(tǒng)能夠在處理器和FPGA邏輯之間移植決策和計(jì)算功能，從而實(shí)現(xiàn)系統(tǒng)級(jí)的優(yōu)化。

　　控制平面/數(shù)據(jù)平面系統(tǒng)的實(shí)施

　　某些工具可以簡(jiǎn)化基于FPGA的控制平面/數(shù)據(jù)平面系統(tǒng)的實(shí)施。使用向?qū)Щ蛘咄ㄟ^調(diào)整現(xiàn)有參考設(shè)計(jì)來編譯系統(tǒng)是其中兩種常用的方法。

　　通過向?qū)PGA工具可迅速匯編微處理器系統(tǒng)。使用下拉列表或者復(fù)選框，您可以輕松地指定目標(biāo)部件以及需要的處理器和外設(shè)。同時(shí)，可以使用諸如MATLAB軟件這樣的工具來迅速編譯具有處理器總線接口的信號(hào)處理流水線以用于控制。另外，還可以使用C-to-HDL工具構(gòu)建數(shù)字信號(hào)流水線?？刂破矫?數(shù)據(jù)平面的連接可以簡(jiǎn)單地通過匹配總線接口來完成。圖2顯示的是啟動(dòng)向?qū)У恼f明窗口和用向?qū)?gòu)建的最終系統(tǒng)。