新型配電自動(dòng)化監(jiān)測(cè)控制器的設(shè)計(jì)

系統(tǒng)的總體結(jié)構(gòu)框圖見(jiàn)圖1，包括隔離、放大、濾波、量程自動(dòng)切換、鎖相電路、時(shí)鐘模塊、LCD顯示、通信、FPGA諧波檢測(cè)、以態(tài)網(wǎng)接口等模塊。用交流采樣法高速采集經(jīng)調(diào)理后的三相電壓、三相電流及通過(guò)二次運(yùn)算計(jì)算出零線電流、有功功率、無(wú)功功率、頻率、功率因數(shù)及三相不平衡度等參數(shù)，并能檢測(cè)到21次諧波，對(duì)以上數(shù)據(jù)進(jìn)行記錄保持，并可通過(guò)液晶屏觀察這些數(shù)據(jù)。另外，實(shí)現(xiàn)多種通信技術(shù)，如RS232，CAN總線、以太網(wǎng)通信等。

由于本監(jiān)測(cè)器監(jiān)測(cè)指標(biāo)多，功能復(fù)雜，工作量大，因此控制器的選擇是非常關(guān)鍵的?？紤]到STR710FTbZ6具有高性?xún)r(jià)比、功能靈活、易于人機(jī)對(duì)話等眾多特點(diǎn)；FPGA則具有高速、高可靠以及開(kāi)發(fā)便捷、規(guī)范等優(yōu)點(diǎn)。因此控制器采用STR710FTbZ6與ACEX1K30相結(jié)合，就充分發(fā)揮兩者的互補(bǔ)性。

1.1 主控制器的選擇

由于本監(jiān)測(cè)器監(jiān)測(cè)指標(biāo)多，功能復(fù)雜，工作量大，因此控制器的選擇是非常關(guān)鍵的?？紤]到STR710FTbZ6具有高性?xún)r(jià)比、功能靈活、易于人機(jī)對(duì)話等特點(diǎn)；FPGA則有高速、高可靠及開(kāi)發(fā)便捷、規(guī)范等優(yōu)點(diǎn)。因此控制器采用STR710FTbZ6與ACEX1K30相結(jié)合，就能充分發(fā)揮兩者的互補(bǔ)性。

1.2 隔離、放大、量程自動(dòng)切換電路

現(xiàn)在以電流信號(hào)為例說(shuō)明該部分的電路設(shè)計(jì)，電壓信號(hào)的調(diào)理電路與電路信號(hào)相似。該部分的電路設(shè)計(jì)如圖2。在正常供電的情況下，通過(guò)編寫(xiě)循環(huán)子程序?qū)Ω飨嗄M開(kāi)關(guān)的控制信號(hào)賦值，從而達(dá)到對(duì)三相信號(hào)分時(shí)循環(huán)采集的目的。對(duì)于電流量測(cè)量，本系統(tǒng)設(shè)計(jì)了量程自動(dòng)切換功能(分兩個(gè)量程檔)?，F(xiàn)以A相信號(hào)為例，分忻一下如何實(shí)現(xiàn)量程自動(dòng)切換功能。

在默認(rèn)情況下當(dāng)監(jiān)測(cè)A相信號(hào)時(shí)，Clal控制信號(hào)為0，經(jīng)過(guò)電流互感器(TA-6A)后的A相信號(hào)Ia通過(guò)U1A(四路模擬開(kāi)關(guān)CD4016的第一路)輸入到放大電路中。但當(dāng)系統(tǒng)監(jiān)測(cè)到該相的信號(hào)小于5A時(shí)，則立即對(duì)CIa1置1，CIa2置0，Ia通過(guò)UlB(四路模擬開(kāi)關(guān)CD4016的第二路)輸入到放大電路中。由于R1>R2，所以減小Ia信號(hào)的衰減，從而實(shí)現(xiàn)量程自動(dòng)切換的功能，也進(jìn)一步的提高了本系統(tǒng)的測(cè)量精度。

為了避免頻譜混疊造成信號(hào)的失真，因此一般的電子系統(tǒng)中多需要設(shè)計(jì)濾波器。對(duì)于本系統(tǒng)，由于測(cè)試電網(wǎng)諧波時(shí)，必須計(jì)算功率，即計(jì)算電壓、電流的互相關(guān)，所以對(duì)相位的要求很高。本系統(tǒng)采用專(zhuān)用的四階Butterworth低通開(kāi)關(guān)電容濾波器TLC14。避免了傳統(tǒng)的由于采用運(yùn)放、電阻、電容搭建的濾波電路易受干擾、穩(wěn)定性不好等問(wèn)題。該濾波器具有以下特點(diǎn)：低成本，易用；濾波器的截止頻率取決于外部時(shí)鐘頻率；截止頻率范剛從0.1～30 kHz。

放大電路的輸出信號(hào)作為抗混疊濾波器的輸入信號(hào)。該濾波器的截止頻率fc取決于其時(shí)鐘頻率fclock，其關(guān)系為fc=fclock/100；fclock≈1／4.23RC，由于本系統(tǒng)設(shè)計(jì)的諧波測(cè)量次數(shù)要求達(dá)到21次，其截止頻率為fc=1.05kHz，因此選擇C=100pF，R=2kΩ即可滿(mǎn)足要求。

1.3 電平提升電路與鎖相倍頻電路

由于經(jīng)過(guò)抗混疊濾波器后的輸出信號(hào)是雙極性的，因此，在進(jìn)行模數(shù)轉(zhuǎn)換之前必須通過(guò)電平提升路將雙極性信號(hào)通過(guò)電平移位為適合A／D采集要求單極性信號(hào)作為同步鎖相倍頻電路的輸入信號(hào)。PLL采用CMOS集成鎖相環(huán)芯片CD4046和計(jì)數(shù)CD74F163配合實(shí)現(xiàn)信號(hào)精確同步鎖相64倍頻的的，該倍頻數(shù)滿(mǎn)足快速傅立葉radix-2算法及奈奎斯采樣頻率要求。

2 基于FPGA的FFT功能實(shí)現(xiàn)

2.1 算法分析

采用radix-2 FFT實(shí)現(xiàn)諧波測(cè)量能盡可能減少?gòu)?fù)數(shù)，同時(shí)邏輯關(guān)系簡(jiǎn)單，易于編程。它可以用蝶形處理器有效地實(shí)現(xiàn)，由一個(gè)復(fù)數(shù)加法器、復(fù)數(shù)減法器和旋轉(zhuǎn)因子的復(fù)數(shù)乘法器綃成。

高效復(fù)數(shù)乘法器：復(fù)數(shù)旋轉(zhuǎn)因子乘法R+Ji=(X+jY)(C+js)=XC-YS+j(CY+XS)，通常由4次乘法和2次加／減運(yùn)算實(shí)現(xiàn)。在簡(jiǎn)化運(yùn)算處理中， 令E=X-Y和Z=CE=C(X-Y)。

然后用：

這種算法使用了3次乘法、1次加法和2次減法，代價(jià)是額外的(C，C+S，C-S)笫三個(gè)表，這些數(shù)以128歸一化為8Bit有符號(hào)數(shù)存儲(chǔ)在ROM中。

為了防止運(yùn)算中的溢出，碟形處理器需要計(jì)算兩個(gè)蝶形方程：




臨時(shí)結(jié)果必須乘以旋轉(zhuǎn)因子。

采用maxplusII做為開(kāi)發(fā)軟件，maxplusII支持原理圖、VHDL等語(yǔ)言文本文件。maxplus2可以支持功能仿真和時(shí)序仿真，能夠產(chǎn)生精確的仿真結(jié)果。

2.2 波形分析

假設(shè)CLK為輸入一個(gè)周期為80ns的時(shí)鐘，Are_in，Aim_in為輸入數(shù)據(jù)的實(shí)部和虛部，旋轉(zhuǎn)因子采用乘以128歸一化的8bit有符弓數(shù)。旋轉(zhuǎn)因子歐拉公式變換為近似值C+jS=59+j25，則cps=c+s=84，cms=c-s=34，計(jì)算出的第一個(gè)數(shù)的實(shí)部、席部為Dre_out、Dim_out，第一個(gè)數(shù)的實(shí)部、虛部為Ere_out、Eim_out，由maxplus2生成的波形文件的圖形如圖3所示。

3 STR710FZ2b6控制器功能

STR710FZ2b6與ACEX1K30均有豐富的I／O口資源，囚此采用并行通信使數(shù)據(jù)的交換速度比較快。ACEX1K30內(nèi)部可配置的RAM的總?cè)萘啃∮?KB，地址總線有A0～A12組成。數(shù)據(jù)線由D0～D7組成，接口信號(hào)線中包含片選信號(hào)，控制總線包括讀寫(xiě)信號(hào)線，NRD與NEW。

對(duì)于本系統(tǒng)設(shè)計(jì)的監(jiān)測(cè)控制器，除廠功能多樣性外，實(shí)時(shí)性及通信技術(shù)也是關(guān)鍵指標(biāo)。μC／OS-Ⅱ操作系統(tǒng)是一個(gè)完整的、可移植、可固化、可裁剪的搶占式實(shí)時(shí)多任務(wù)內(nèi)。因此在STR710FZ2b6平臺(tái)上移植該操作系統(tǒng)就能夠很好的解決系統(tǒng)任務(wù)繁重性與實(shí)時(shí)性要求高之間的矛盾。

在通信方面，除了RS32、USB等技術(shù)之外，還采用了以態(tài)網(wǎng)通信，它具有可靠性好、通信速度快、互連性、開(kāi)放性好，設(shè)備成本低等優(yōu)點(diǎn)，因此在電能質(zhì)量監(jiān)測(cè)控制器中采用以太網(wǎng)技術(shù)就能夠很好地解決終端數(shù)量的增多和用戶(hù)對(duì)自動(dòng)化水平要求提高等一系列問(wèn)題。本系統(tǒng)采用美國(guó)CIRRUSLOGIC公司塵產(chǎn)的CS8900A以太網(wǎng)控制器。該控制器符合EthernetII與IEEE802.3標(biāo)準(zhǔn)，全雙工，收發(fā)可同時(shí)達(dá)到10Mbit／s速率，內(nèi)置16kB SRAM用于收發(fā)緩沖等性能。該控制器通過(guò)RJ45接口與以太網(wǎng)通信。

在通信方面，除了采用RS32，USB等技術(shù)之外，還采用了以態(tài)網(wǎng)通信，它具有可靠性好，通信速度快，瓦連性、開(kāi)放性好和設(shè)備成本低等優(yōu)點(diǎn)，因此在配電自動(dòng)化監(jiān)測(cè)控制器中采用以太網(wǎng)技術(shù)就能很好的解決了終端數(shù)量的增多和用戶(hù)對(duì)自動(dòng)化水平要求提高等一系列問(wèn)題。本系統(tǒng)采用美國(guó)CIRRUS LOGIC公司生產(chǎn)的CS8900A[5]以太網(wǎng)控制器。該控制器符合EthernetII與IEEE802.3標(biāo)準(zhǔn)，全雙工，收發(fā)可同時(shí)達(dá)到10Mbps的速率，內(nèi)置16KB的SRAM用于收發(fā)緩沖等性能。該控制器通過(guò)RJ45接口與以太網(wǎng)通信。采用TFTP文件傳輸協(xié)議，程序或文件可以同時(shí)向許多計(jì)算機(jī)下載，該協(xié)議代碼所占的內(nèi)存比較小。

系統(tǒng)的總體程序流程如圖4所示，中斷處理程序模塊包括鍵盤(pán)處理、通信模塊(響應(yīng)通信請(qǐng)求中斷)、故障處理等。

在電能自量監(jiān)測(cè)控制器信號(hào)調(diào)理電路上采用巧妙的設(shè)計(jì)思路、采用高性?xún)r(jià)比的集成芯片等元器件，處理器采用FPGA與STR710FZ2b6相結(jié)合結(jié)構(gòu)，通信上采用多種通信方式。使得該系統(tǒng)具有精度高、可靠性強(qiáng)、集成度高，接口方便、靈活性好、保密性好以及時(shí)分復(fù)劇、擴(kuò)展性強(qiáng)等優(yōu)異特點(diǎn)。