基于FPGA的四階IIR數(shù)字濾波器

ｔａｎ＜＝ｔｍｐａ(９);ｔｂｎ＜＝ｔｍｐｂ(９);

ｔｐ＜＝ｔａａ*ｔｂｂ;

ｐ＜＝(ｏｔｈｅｒｓ＝＞‘０’) ｗｈｅｎ (ｔｍｐｂ＝“００００００００００”) ｅｌｓｅ

ｔｐ２ｎ ＆ ｔｐｐ;

ｐｒｏｃｅｓｓ (ｃｌｋ＿ｒｅｇ,ｃｌｋ＿ｒｅｇｂｔ)

ｂｅｇｉｎ

ｉｆ ｃｌｋ＿ｒｅｇ＝‘１’ ｔｈｅｎ ｃｎｔ＜＝“０００”;ｙｔｍｐ＜＝(ｏｔｈｅｒｓ＝＞‘０’);

ｅｌｓｉｆ (ｃｌｋ＿ｒｅｇｂｔ’ｅｖｅｎｔ ａｎｄ ｃｌｋ＿ｒｅｇｂｔ＝‘１’) ｔｈｅｎ

ｉｆ ｃｎｔ＜５ ｔｈｅｎ ｃｎｔ＜＝ｃｎｔ＋１;ｙｔｍｐ＜＝ｙｔｍｐ＋ｐ;

ｅｌｓｉｆ (ｃｎｔ＝５) ｔｈｅｎ

ｉｆ ｙｔｍｐ(７)＝‘１’ ｔｈｅｎ

ｙｏｕｔ(８ ｄｏｗｎｔｏ ０)＜＝ｙｔｍｐ(１６ ｄｏｗｎｔｏ ８)＋１;

ｙｏｕｔ(９)＜＝ｙｔｍｐ（２３）；

ｅｌｓｅ ｙｏｕｔ（８ ｄｏｗｎｔｏ ０）＜＝ｙｔｍｐ（１６ ｄｏｗｎｔｏ ８）；

ｙｏｕｔ（９）＜＝ｙｔｍｐ（２３）； ｅｎｄ ｉｆ；

ｅｎｄ ｉｆ；

ｅｎｄ ｉｆ；

ｅｎｄ ｐｒｏｃｅｓｓ；

ｅｎｄ ｂｅｈａｖ；

ＩＩＲ２模塊的輸出數(shù)據(jù)采用將補碼最高符號位直接取反轉(zhuǎn)換為移碼后，就可以送到ＤＡＣ７５２０實現(xiàn)雙極性信號輸出。

３ 系統(tǒng)性能測試

系統(tǒng)性能的測試采用單極性方波周期信號作為輸入信號。信號的頻率為１００ｋＨｚ，在采樣頻率為２ＭＨｚ時，每個周期采樣２０個點，換算成數(shù)字域頻率為０．１π，其二次諧波的數(shù)字頻率為０．２π。輸入到ＴＬＣ５５１０的信號電壓幅度為０～２Ｖ，則經(jīng)過Ａ／Ｄ轉(zhuǎn)換后的輸出為００Ｈ～ＦＦＨ。由于低通濾波器的阻帶截止頻率選在２００ｋＨｚ，衰減３２ｄＢ，由信號理論分析可知，周期方波信號沒有二次諧波，所以對三次諧波的衰減經(jīng)過ＩＩＲ濾波器后輸出有直流分量的基波（頻率為１００ｋＨｚ）正弦信號。理論計算給出的方波周期信號基波幅度為：

2E/π＝(2×255)/π＝１６２．３４

輸入一個周期的數(shù)據(jù)，Ｍａｔｌａｂ的計算值與ＭＡＸ＋ｐｌｕｓⅡ的仿真值如表３所示。

表3 濾波后輸出的數(shù)據(jù)

輸入數(shù)據(jù)
255
255
255
255
255
255
255
255
255
255

計算值
28.7
-8.2
-29.4
-34.9
-25.2
-1.3
34.8
80.0
130.5
182.0

仿真值
32
1020
999
993
1002
1
36
80
129
179

輸入數(shù)據(jù)
0
0
0
0
0
0
0
0
0
0

計算值
223.4
260.2
281.4
286.9
277.2
253.2
217.1
172.0
121.5
70.1

仿真值
219
255
276
282
273
250
215
171
122
72

由表３可見，仿真輸出值為補碼，谷點輸出值９９３換算成符號數(shù)為９９３－１０２４＝－３１。Ｍａｔｌａｂ軟件計算的滿度輸出值為２８６．９，其基波幅度為[２８６.９－(－３４.9)]／２＝１６０.９，與理論值的誤差為:

(160.9-162.34)/162.34＝－０.８７％

四階ＩＩＲ濾波器實現(xiàn)的滿度輸出值為[２８２－(－３１)]／２＝１５６.５，與理論值的誤差為：

（156.5-162.34）/162.34＝－３.６％

這是由于有限精度算法所引起的誤差，可以通過增加二進(jìn)制位數(shù)來提高系統(tǒng)的運算精度。圖４給出單極性方波信號的前三個周期經(jīng)過濾波后得到的含直流分量的輸出波形，其中實線為Ｍａｔｌａｂ的計算值，“*”為ＭＡＸ＋ｐｌｕｓⅡ的仿真輸出?？梢?，該四階級聯(lián)ＩＩＲ濾波器達(dá)到了設(shè)計要求。

如果改變?yōu)V波器的輸入時鐘頻率，則可以改變?yōu)V波器的截止頻率。另外如果輸入無直流分量的周期信號，而且其頻率為采樣頻率的１／２０，則該低通濾波器可以直接得到基波分量輸出。其實，要將ＴＬＣ５５１０輸出的直流分量濾出很容易，只需利用ＦＰＧＡ做一個減法運算即可。