MSP430混合電壓和邏輯系統(tǒng)的設(shè)計(jì)

3 MSP430與5V邏輯器件接口問(wèn)題

3.1 邏輯電平不同，接口時(shí)出現(xiàn)的問(wèn)題

在混合電壓系統(tǒng)中，不同電源電壓的邏輯器件互相接口存在以下幾個(gè)問(wèn)題：

加到輸入和輸出引腳上允許的最大電壓限制問(wèn)題。器件對(duì)加到輸入或者輸出腳上的電壓通常是有限制的。這些引腳有二極管或者分離元件接到 Vcc。如果接入的電壓過(guò)高，則電流將會(huì)通過(guò)二極管或者分離元件流向電源。例如在3.3V器件的輸入端上加上5V的信號(hào)，則5V電源會(huì)向3.3V電源充電。持續(xù)的電流將會(huì)損壞二極管和其它電路元件。

兩個(gè)電源間電流的互串問(wèn)題。在等待或者掉電方式時(shí)，3.3V電源降落到0V，大電流將流通到地，這使得總線上的高電壓被下拉到地，這些情況將引起數(shù)據(jù)丟失和元件損壞。必須注意的是：不管在3.3V的工作狀態(tài)還是在0V的等待狀態(tài)都不允許電流流向Vcc。

接口輸入轉(zhuǎn)換門(mén)限問(wèn)題。用5V的器件來(lái)驅(qū)動(dòng)3.3V的器件有很多不同的情況，同樣TTL和CMOS間的轉(zhuǎn)換電平也存在著不同情況。驅(qū)動(dòng)器必須滿足接收器的輸入轉(zhuǎn)換電平，并且要有足夠的容限以保證不損壞電路元件。

3.2 輸入端ESD保護(hù)電路

為了說(shuō)清楚為什么3.3V器件可以有5V的輸入容限，首先介紹邏輯電路輸入端的靜電放電（ESD）保護(hù)電路的工作原理。實(shí)際上數(shù)字電路的所有輸入端都有一個(gè)ESD保護(hù)電路，如圖3所示。傳統(tǒng)的CMOS電路通過(guò)接地二極管D1和D2對(duì)負(fù)向高電壓限幅而實(shí)現(xiàn)保護(hù)，正向高電壓則由二極管D3鉗位。這種電路的缺點(diǎn)是為了防止電流流向Vcc電源，最大的輸入電壓被限制在Vcc+0.5V（二極管壓降）。大多數(shù)5V系統(tǒng)輸出端的電壓可達(dá)3.6V以上，因此采用了這種電路結(jié)構(gòu)的3.3V器件是不能與5V器件輸出端直接接口的。

有些3.3V系統(tǒng)電路可以使用兩個(gè)MOS場(chǎng)效應(yīng)管或者晶體管T1、T2代替圖3（a）中D1、D2二極管，如圖3（b）所示。T1、T2的作用相當(dāng)于快速齊納二極管對(duì)高電壓限幅。由于去掉了接到Vcc的二極管D3，因此最大輸入電壓不受Vcc的限制。典型情況下，這種電路的擊穿電壓在7V ~ 10V之間。因此，這種改進(jìn)后具有ESD保護(hù)電路的3.3V系統(tǒng)的輸入端可以承受5V的輸入電壓。

3.3 CMOS器件輸出端保護(hù)電路

當(dāng)3.3V系統(tǒng)與5V系統(tǒng)直接接口時(shí)，在 3.3V器件的輸出端可能存在電流倒灌問(wèn)題。圖4（a）是CMOS器件輸出端電路的簡(jiǎn)化形式。當(dāng)輸出端電壓高于Vcc+0.5V時(shí)，P溝道MOS場(chǎng)效應(yīng)管T1的內(nèi)部二極管D1會(huì)形成一條從輸出端到Vcc的電流通路。所以對(duì)于3.3V的這種CMOS電路與 5V器件相連時(shí)需要加保護(hù)電路。