CMOS器件抗靜電措施的研究

摘要：由于CMOS器件靜電損傷90％是延遲失效，對(duì)整機(jī)應(yīng)用的可靠性影響太大，因而有必要對(duì)CMOS器件進(jìn)行抗靜電措施。本文描述了CMOS器件受靜電損傷的機(jī)理，從而對(duì)設(shè)計(jì)人員提出了幾種在線路設(shè)計(jì)中如何抗靜電，以保護(hù)CMOS器件不受損傷。
關(guān)鍵詞：靜電；靜電損傷；CMOS器件；保護(hù)措施

靜電是摩擦生電效應(yīng)而產(chǎn)生的，所謂摩擦生電是在絕緣物表面做機(jī)械性的摩擦而產(chǎn)生過多的電子。因此靜電可以在無意中產(chǎn)生，雖然總能量不大，但電勢(shì)卻很高，可達(dá)幾萬伏，有時(shí)超過十萬伏。靜電對(duì)人類既有利又有害，目前的靜電復(fù)印技術(shù)，靜電吸絨工藝等等都是利用靜電作用，使靜電造福人類；但靜電會(huì)對(duì)電子元器件帶來損傷，尤其是CMOS器件。美國有關(guān)專家統(tǒng)計(jì)了電子元器件特別是COMS器件受靜電損傷而產(chǎn)生的巨大經(jīng)濟(jì)損失，每年高達(dá)50億美元，對(duì)此美國集成電路生產(chǎn)廠家和使用單位高度重視防靜電問題，美國還制定防靜電的軍用標(biāo)準(zhǔn)以及各種規(guī)范，連所有CMOS電路的詳細(xì)規(guī)范中都有防靜電的具體要求，目的就是為了提高器件和整機(jī)的應(yīng)用可靠性。
國內(nèi)對(duì)靜電放電即高壓靜電場(chǎng)損傷CMOS及各種集成電路的嚴(yán)重性認(rèn)識(shí)不足，導(dǎo)致很多CMOS器件受到損傷。要防止CMOS器件受到靜電損傷，要從3個(gè)方面人手。首先在廠家生產(chǎn)過程中，通過設(shè)計(jì)以及生產(chǎn)工藝的保障使CMOS器件具有一定的抗靜電能力，其次在運(yùn)輸移動(dòng)過程中要提供相應(yīng)的防靜電措施，最后在使用過程中電路設(shè)計(jì)要采取抗靜電措施。本文主要描述在使用過程中設(shè)計(jì)人員在線路設(shè)計(jì)中如何采取抗靜電措施。

1 靜電導(dǎo)致CMOS器件損傷的機(jī)理和結(jié)果
隨著集成電路技術(shù)的發(fā)展，CMOS器件柵極氧化層的厚度越來越薄。早期CMOS器件工作頻率較低，柵極氧化層厚度1 000～1 200 A，目前高速CMOS器件為提高效率，柵極氧化層只有600～700A左右，某些抗輻射的大規(guī)模電路，柵氧化厚度只有350～450A。CMOS柵極氧化層越薄，越容易受到靜電的損傷而擊穿柵極，導(dǎo)致CMOS器件失效，其失效機(jī)理有兩種原因：
1)靜電放電現(xiàn)象
靜電放電必須有帶有靜電的物體或人體觸及到CMOS柵極的管腳，使CMOS柵極上積累電荷，如果CMOS柵極單位面積上聚集很高濃度的靜電荷，使很薄的柵極上出現(xiàn)很高的電場(chǎng)，當(dāng)電場(chǎng)達(dá)到一定水平，CMOS柵極就會(huì)擊穿損壞，使這些靜電荷通過擊穿點(diǎn)泄放掉，這就是所謂靜電放電。
2)高壓靜電場(chǎng)的靜電感應(yīng)現(xiàn)象
由于靜電荷較多，靜電電壓較高，擊穿時(shí)的放大電流較大，使CMOS柵極內(nèi)部引線發(fā)熱，有時(shí)熱量足以燒融柵極的鍍層或鋁條。靜電放電使柵極擊穿如圖1所示。