新聞中心

EEPW首頁(yè) > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > CMOS器件抗靜電措施的研究

CMOS器件抗靜電措施的研究

作者: 時(shí)間:2012-06-14 來源:網(wǎng)絡(luò) 收藏

高壓靜電場(chǎng)靠近時(shí),例如人體帶來高壓靜電場(chǎng)而用手摸裝的塑料管雖然人體沒有觸及的柵極管腳,但是電場(chǎng)是可以穿越過去的,因?yàn)殡妶?chǎng)是絕緣不了的,它只能用金屬板或金屬盒子來屏蔽,所以這個(gè)高壓靜電場(chǎng)在CMOS柵極氧化層的一個(gè)面上感應(yīng)帶內(nèi)部電場(chǎng),如果這個(gè)感應(yīng)電場(chǎng)的強(qiáng)度超過了CMOS柵極的擊穿電壓,則CMOS柵極同樣會(huì)被擊穿而失效的。
如果CMOS受到靜電損傷而產(chǎn)生失效,那么失效有兩種結(jié)果:
1)當(dāng)即損壞失效:
2)延遲失效,過幾個(gè)月或幾年后產(chǎn)生失效。
如果屬于當(dāng)即失效,進(jìn)行更換就能使整機(jī)工作正常,如果屬于延遲失效,這就麻煩大了,因?yàn)椴恢篮螘r(shí)失效,會(huì)給整機(jī)留下嚴(yán)重的隱患,但CMOS器件90%是延遲失效,這就對(duì)整機(jī)應(yīng)用的可靠性影響太大。因?yàn)檠舆t失效問題目前還沒有辦法把它篩選掉,所以只能采取各種防御

2 在線路設(shè)計(jì)上采取
為了提高印刷版以及整機(jī)的應(yīng)用可靠性,在線路設(shè)計(jì)上采取各種來保護(hù)CMOS器件避免受到靜電損傷,這些保護(hù)措施主要放在一個(gè)系統(tǒng),一臺(tái)整機(jī),或一塊制板上的“接口處”,即它們的輸入處和輸出處,因?yàn)檫@里最容易受到外界靜電的損傷。以下是各種方法:
1)增加限流電阻或泄放電阻的保護(hù)措施
增加限流電阻或泄放電阻的保護(hù)措施見圖2,在圖2中R1,R2及R5是限流電阻,對(duì)CMOS器件選0.2~10 kΩ左右,R3及R4及并聯(lián)的電容C1和C2對(duì)防靜電有好處。必須說明增加泄放電阻及電容后會(huì)影響輸入波形的,電容要小。

本文引用地址:http://www.butianyuan.cn/article/176960.htm

b.jpg


2)隔離保護(hù)措施
這里有幾種方案,把進(jìn)入CMOS輸入端的靜電用各種方法隔離或吸收。
①采用射極跟隨器的隔離保護(hù)如圖3所示。

c.jpg



關(guān)鍵詞: 研究 措施 抗靜電 器件 CMOS

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉