一種低溫漂的CMOS帶隙基準(zhǔn)電壓源的研究

1．3 運(yùn)放的失調(diào)對(duì)基準(zhǔn)源的影響
基準(zhǔn)源中運(yùn)放的設(shè)計(jì)是非常重要的，運(yùn)放的失調(diào)是基準(zhǔn)源的一個(gè)主要誤差源。由于不對(duì)稱(chēng)性，運(yùn)放會(huì)受到輸入失調(diào)的影響。假設(shè)失調(diào)電壓為Vos，經(jīng)計(jì)算得到含失調(diào)電壓的輸出公式為：

可見(jiàn)，Vos的大小可能導(dǎo)致相當(dāng)大的基準(zhǔn)源輸出電壓誤差。此外，Vos自身是溫度的函數(shù)，和理想運(yùn)算放大器相比，會(huì)引入一定的誤差，而由運(yùn)算放大器電源抑制比PSRR引入的誤差可以折合成失調(diào)輸入電壓Vos也將和電源有關(guān)。這樣，為了減小失調(diào)對(duì)基準(zhǔn)電壓的影響，運(yùn)放的失調(diào)就要盡可能地小。然而，引起失調(diào)的原因有許多，如晶體管之間的不匹配、運(yùn)放輸入級(jí)管子閾值電壓的不匹配、運(yùn)放的有限增益等等。因此，實(shí)際上，Vos是很難完全消除的，但通過(guò)提高運(yùn)放的增益和細(xì)致地設(shè)計(jì)版圖可以減小它對(duì)基準(zhǔn)電壓的影響，提高基準(zhǔn)電壓源的精度。
1．4 電源抑制比
電源抑制比(PSRR)是電路對(duì)電源電壓頻率變化的抑制能力，是從運(yùn)放的輸入到輸出的開(kāi)環(huán)增益與從電源到運(yùn)放輸出的增益之比，用KPSR表示。對(duì)帶隙基準(zhǔn)而言，由于輸出電壓和Vdd無(wú)關(guān)，所以Vdd的變化基本上不會(huì)影響輸出參考電壓的影響。但是隨著工作頻率的提高，由于電容耦合的原因?qū)е螺敵鲭妷涸诟哳l時(shí)會(huì)受到Vdd的波動(dòng)的影響，從而影響輸出電壓的穩(wěn)定性。具體的電路設(shè)計(jì)中考慮了這一點(diǎn)，在電路中采用了自偏壓cascode結(jié)構(gòu)的電流鏡，同時(shí)在輸出端接一對(duì)地濾波電容，輸出電壓的電源抑制特性就得到了很好的提高。
1．5 啟動(dòng)電路
啟動(dòng)電路也是帶隙基準(zhǔn)源中一個(gè)重要的部分。如圖2中A部分所示，電路可能會(huì)出現(xiàn)零輸出的情況。因?yàn)榉糯笃鲀啥说妮斎攵紴榱汶娖綍r(shí)，電路處于一種不工作狀態(tài)，因此需要一個(gè)啟動(dòng)電路來(lái)打破這種平衡。圖中引入的啟動(dòng)電路由Mp1～Mp6和Mn1～Mn4組成。其工作原理是由Mp1～Mp4，Mn1組成的反向器驅(qū)動(dòng)Mn2和Mn3，使Mn2和Mn3導(dǎo)通，從而通過(guò)a點(diǎn)和b點(diǎn)間接給運(yùn)算放大器的兩個(gè)差分輸入端提供偏置電壓，保證在系統(tǒng)加電的時(shí)候，輸入差分對(duì)不會(huì)關(guān)斷，當(dāng)電路正常工作后，啟動(dòng)電路關(guān)斷。

2 仿真結(jié)果
2．1 溫度特性
該電路的仿真基于Chartered 0．25 μm models。仿真軟件是T—SPICE，電源電壓為3．3 V，R3／R1的比值為2．306 6，這樣的結(jié)果在版圖設(shè)計(jì)中比較容易實(shí)現(xiàn)，可以采用單元電阻串連的形式，有利于減少因?yàn)榘鎴D失配引起的誤差。單元電阻的W=3μm，L=10 μm，方塊電阻R=330 Ω，采用的第一層多晶實(shí)現(xiàn)。圖3所示的是輸出電壓溫度特性的仿真結(jié)果。

溫度在-20～70℃之間變化，輸出電壓溫度特性如圖3所示，它的溫度系數(shù)約為10 ppm／℃。因此，可以看出輸出電壓的溫度特性并不是一直都為零，而是在一個(gè)溫度范圍內(nèi)為零，在其他溫度下為正值或者負(fù)值。這是由于基極一發(fā)射極電壓、集電極電流、失調(diào)電壓以及電阻隨溫度變化引起的。