提高有功模式效率以滿足“能源之星”要求

圖8 Power 56的示意圖與封裝

占空比很小時，高邊MOSFET需要非?？焖俚貙ê完P斷，因此應該選擇具有極小柵極電荷的MOSFET。
對于低邊MOSFET，由于在開關周期內，它的傳導時間要長得多，故支持的RMS電流大得多，這時I2R損耗占主要部分，導通阻抗Rds(on)成為更重要的因子。通過為高邊MOSFET選擇小柵極電荷(Q1)器件，為低邊MOSFET選擇低導通阻抗(Q2)器件，而不是高低邊MOSFET采用相同的器件，可以獲得更高的效率。

直通損耗
當MOSFET的漏源電壓迅速上升時，感應產生的dv/dt會導致MOSFET導通。對于12V或更高的輸入電壓，這可能是一個問題。而且隨著MOSFET的漏源電壓急劇增加，dv/dt感應電壓尖峰可能經由Cgd柵漏電容(米勒電容)出現(xiàn)在相應的柵極信號上。

如果dv/dt感應電壓尖峰超過了給定閾值電壓，MOSFET就會在本應該關斷的時候暫時導通，對總體效率造成不良影響。必須確保所選的控制器使用了“固定死區(qū)時間”或“自適應柵極驅動”技術，或者二者兼?zhèn)洹?p>死區(qū)時間損耗
當一個同步整流器關斷時，存在一個死區(qū)時間，以確保高邊MOSFET等待低邊MOSFET關斷，從而避免交越傳導。在死區(qū)時間內，低邊MOSFET的內部體二極管由于反向恢復速度很慢，故需要一定的時間才能關斷，這就在該時間內產生額外的功耗。

利用集成有肖特基二極管、幾乎沒有反向恢復時間的MOSFET來代替常規(guī)體二極管，有助于降低死區(qū)時間內的體二極管損耗。

圖9 通過提高頻率，減少寄生效應來減小系統(tǒng)尺寸

寄生損耗
任何電路都會因元件封裝和電路布局而存在寄生電感。由于輸出功率等于輸入功率減去寄生功耗，故更高的頻率有助于減小器件的尺寸，把寄生電容和寄生電感效應降至最小。增加開關頻率可減少元件數目，提高集成度，增強對寄生效應的控制，從而減小總體電源系統(tǒng)的尺寸。

多個負載開關
在子電路進入待機模式時，負載開關可以利用使能管腳或通過I2C控制來關斷其電源。減小待機電流的一種解決方案是關斷系統(tǒng)中未使用的子電路或功能模塊。系統(tǒng)中的電路可劃分為許多子電路或功率島區(qū)，其中每一個都整合有一個負載開關。

在待機模式下，維持供電只是為了子電路保持稍后恢復工作狀態(tài)所必需的信息，圖10中的子電路#1就是這種情況。所有其他子電路則關斷以節(jié)電。

利用這種方法，盡管待機電流仍然大于關斷所有子電路的方法，但有可能實現(xiàn)一個可快速恢復的待機狀態(tài)。

這種方法可能帶來一個工程技術挑戰(zhàn)，即如何實現(xiàn)各模塊啟動/關斷的正確時序。通過打開或切斷與不同功能模塊連接的負載開關，可以使系統(tǒng)進入待機模式。一旦GPIO或I2C發(fā)出命令，低功耗DSP就退出待機模式，解碼接收到的信號，通過負載開關啟動整個系統(tǒng)。

圖10 負載開關關斷子電路

數字處理器
處理器芯片的關鍵在于使用低功耗技術，在待機期間減小內部工作電壓，把板上振蕩器頻率降至低速，并優(yōu)化電路，降低功耗。對于任何處于有功或待機模式下的邏輯模塊，半導體行業(yè)都提供有一些相應的解決方案，可幫助降低這些損耗。

時鐘門控是一項可用于降低系統(tǒng)有功功耗的技術。它只在有未決任務時啟動特定邏輯模塊的時鐘。若沒有未決任務，特定邏輯模塊的時鐘可被關斷，故只減小該模塊的有功功率。

還有一種更好的時鐘門控解決方案，即切斷未在使用的那些邏輯模塊的供電。由于有功功率同時與電源電壓和頻率有關(V2)，我們可以動態(tài)控制電源電壓，或根據計算任務的強度調節(jié)處理器的時鐘頻率，以此來控制有功功率。若性能要求不高，系統(tǒng)可以降低器件的頻率和供電電壓。

圖11 通過I2C控制實現(xiàn)Vout的動態(tài)電壓調節(jié)

結語
關于提高滿載條件下的效率，必須改變傳統(tǒng)的思考方式，轉而著眼于通過降低功耗來提高滿載與輕載條件下的效率。

系統(tǒng)工程師必須重點關注架構級和元件級優(yōu)化的改進，以實現(xiàn)最高效的設計和最低的功耗。特別需要注意的是低磁化電流變壓器設計，通過降低輕載下銅損耗來提高效率。

此外，還需要通過頂層系統(tǒng)回顧，以找出給定系統(tǒng)中的所有損耗，然后利用帶PFM或突發(fā)模式的控制器來降低輕載功耗。最后，劃分功率島區(qū)，根據需要利用負載開關來啟動/關斷子電路，也可以降低待機功耗。