使用賽靈思Vivado設(shè)計(jì)套件的九大理由

　　注：如圖2所示，同類競爭工具的結(jié)果的平均變動(dòng)要比使用Vivado設(shè)計(jì)套件得到的結(jié)果大四倍。另外，值得注意的是同類競爭解決方案在填滿器件時(shí)，可用性能下降了一半。與此形成鮮明對比的是，Vivado設(shè)計(jì)套件在受測的不同設(shè)計(jì)上得到的結(jié)果一致，性能保持穩(wěn)定。最后還需要注意是同類競爭解決方案不能處理Vivado設(shè)計(jì)套件能夠成功處理的大型系統(tǒng)。同類競爭解決方案很快就不堪重負(fù)。

圖2：以復(fù)制次數(shù)為標(biāo)準(zhǔn)的性能對比

　　Vivado降低系統(tǒng)功耗

　　Vivado設(shè)計(jì)套件提供了業(yè)界一流的系統(tǒng)功耗分析與優(yōu)化工具。從架構(gòu)或器件選擇階段開始，設(shè)計(jì)人員就可以運(yùn)用準(zhǔn)確且易用性無與倫比的Xilinx Power Estimator(XPE，賽靈思功耗評估器)電子數(shù)據(jù)表來確定系統(tǒng)功耗。設(shè)計(jì)人員不僅能夠通過XPE的快速 評估(Quick Estimate)和IP向?qū)лp松入門，而且還能夠簡單并排比較多種實(shí)現(xiàn)方案，幫助設(shè)計(jì)團(tuán)隊(duì)微調(diào)設(shè)置，以便地為各種場景精確建模。

　　當(dāng)設(shè)計(jì)進(jìn)入編譯階段，Vivado設(shè)計(jì)套件繼續(xù)提供準(zhǔn)確的功耗分析和估算。Vivado設(shè)計(jì)套件開箱即用，能夠在不給系統(tǒng)設(shè)計(jì)的時(shí)序造成負(fù)面影響的情況下自動(dòng)降低設(shè)計(jì)的功耗。如果用戶還需要進(jìn)一步降低功耗，可以使用Vivado設(shè)計(jì)套件獨(dú)有功能，充分利用賽靈思7系列精細(xì)粒度時(shí)鐘門控技術(shù)，進(jìn)一步降低整個(gè)系統(tǒng)設(shè)計(jì)或部分設(shè)計(jì)的功耗。

　　這種Vivado設(shè)計(jì)套件實(shí)現(xiàn)的智能時(shí)鐘門控優(yōu)化技術(shù)能夠平均降低動(dòng)態(tài)功耗18%，如圖3所示。

　　Vivado設(shè)計(jì)套件提供了一系列無與倫比功能與特性，可幫助用戶輕松完成對設(shè)計(jì)的分析工作。用戶可以甄別出功耗最大的模塊，從而明確從哪些模塊切入，高效而明顯降低系統(tǒng)功耗。所有這些功能都內(nèi)置在通用Vivado集成設(shè)計(jì)環(huán)境(IDE)中，所以設(shè)計(jì)團(tuán)隊(duì)僅借助一款統(tǒng)一的工具套件，就可一次性最小化系統(tǒng)功耗。

　　系統(tǒng)功耗是設(shè)計(jì)大多數(shù)產(chǎn)品時(shí)應(yīng)考慮的一個(gè)重要因素，Vivado設(shè)計(jì)套件提供的領(lǐng)先一代設(shè)計(jì)工具是對賽靈思All Programmable器件的有力補(bǔ)充和完善。

圖3：運(yùn)用智能時(shí)鐘門控優(yōu)化實(shí)現(xiàn)的動(dòng)態(tài)功耗比率(按動(dòng)態(tài)功耗降幅分類)

　　理由三：Vivado設(shè)計(jì)套件提供了無與倫比的運(yùn)行時(shí)間和存儲(chǔ)器利用率

　　從設(shè)計(jì)人員生產(chǎn)力考慮，設(shè)計(jì)工具應(yīng)能夠快速運(yùn)行，最好是快到每天能夠完成多次編譯，這樣設(shè)計(jì)團(tuán)隊(duì)就能夠迅速得到最終設(shè)計(jì)。從一開始Vivado設(shè)計(jì)套件就是為高速運(yùn)行設(shè)計(jì)的，比同類競爭的可編程邏輯設(shè)計(jì)工具的速度明顯要快得多。

　　同樣以之前討論過的OpenCores以太網(wǎng)MAC模塊設(shè)計(jì)為例。圖4說明，隨著實(shí)例數(shù)量的增加，Vivado設(shè)計(jì)套件的運(yùn)行時(shí)間比競爭對手的軟件快三倍。此外，數(shù)據(jù)還表明，Vivado的運(yùn)行時(shí)間的增減可以預(yù)測，即運(yùn)行時(shí)間只單調(diào)地隨設(shè)計(jì)規(guī)模增減。與此形成鮮明對比的是，同類競爭軟件的運(yùn)行時(shí)間無規(guī)律性。例如94個(gè)實(shí)例的設(shè)計(jì)完成的速度比使用84個(gè)實(shí)例的設(shè)計(jì)快。

圖4：運(yùn)行時(shí)間比較

　　Vivado內(nèi)存占用更小

　　Vivado設(shè)計(jì)套件采用先進(jìn)高效的數(shù)據(jù)模型和結(jié)構(gòu)，內(nèi)存占用極小且明顯低于同類競爭解決方案的內(nèi)存占用。此處仍以O(shè)penCores以太網(wǎng)MAC模塊為例。要成功運(yùn)行規(guī)模最大的設(shè)計(jì)(154個(gè)實(shí)例)，競爭軟件需要占用16GB的RAM，相比之下運(yùn)行同樣規(guī)模大小的設(shè)計(jì)，Vivado設(shè)計(jì)套件占用的內(nèi)存要小三分之二(見圖5)。內(nèi)存占用減少意味著Vivado設(shè)計(jì)套件擁有明顯的生產(chǎn)力優(yōu)勢，因?yàn)樵O(shè)計(jì)人員在編譯較大型系統(tǒng)設(shè)計(jì)時(shí)不會(huì)耗盡內(nèi)存。

圖5：內(nèi)存占用

　　加快系統(tǒng)集成

　　理由四：使用Vivado高層次綜合生成基于C語言的IP

　　如今的無線、醫(yī)療、軍用和消費(fèi)類應(yīng)用均比以往更加尖端，使用的算法也比以往更加復(fù)雜。業(yè)界算法開發(fā)的金標(biāo)準(zhǔn)就是采用C、C++和SystemC高級編程語言。過去設(shè)計(jì)流程中需要經(jīng)過一個(gè)緩慢且容易出錯(cuò)的步驟來將用C、C++或SystemC語言編寫的算法轉(zhuǎn)換為適合于綜合的Verilog或VHDL硬件描述。而現(xiàn)在Vivado設(shè)計(jì)套件系統(tǒng)版本中提供的Vivado高層次綜合功能可輕松地自動(dòng)完成這一步驟。