使用賽靈思Vivado設(shè)計(jì)套件的九大理由

　　優(yōu)勢(shì)包括：

　　♦ 在設(shè)計(jì)過(guò)程中，能夠在外設(shè)上完成簡(jiǎn)單的讀/寫(xiě)操作
　　♦ 無(wú)需重新編譯就能將測(cè)試模式寫(xiě)入存儲(chǔ)器
　　♦ 通過(guò)AXI接口能夠測(cè)試和校正IP核
　　♦ 能夠檢查任何AIX外設(shè)設(shè)備內(nèi)的數(shù)據(jù)

　　集成串行I/O分析器

　　Vivado串行I/O分析器為基于FPGA的系統(tǒng)設(shè)計(jì)中日漸常用的高速串行I/O通道提供了一種快速、便捷的互動(dòng)式設(shè)置調(diào)試方法。Vivado串行I/O分析器能夠在串行I/O通道運(yùn)行期間對(duì)多種高速串行I/O通道進(jìn)行誤碼率(BER)測(cè)試，并實(shí)時(shí)調(diào)整高速串行收發(fā)器的參數(shù)。這款基于鏈路的Vivado串行I/O分析器，能夠?qū)⑾到y(tǒng)中任何收發(fā)器的發(fā)射器(TX)連接到任何收發(fā)器的接收器(TX)。此外發(fā)射器和接收器無(wú)需采用相同的SerDes架構(gòu)。Vivado串行I/O分析器還能夠自動(dòng)檢測(cè)各條鏈路，讓開(kāi)發(fā)人員創(chuàng)建定制鏈路，執(zhí)行2D眼圖掃描并實(shí)時(shí)掃描收發(fā)器參數(shù)(如圖11所示)。

圖11：Vivado串行I/O分析器

　　理由九：采用C、C++和SystemC語(yǔ)言將驗(yàn)證速度提高100倍以上

　　如前文所討論的，Vivado設(shè)計(jì)套件系統(tǒng)版本內(nèi)置Vivado HLS，可幫助用戶(hù)的設(shè)計(jì)團(tuán)隊(duì)用C、C++和SystemC語(yǔ)言迅速完成算法設(shè)計(jì)的創(chuàng)建與迭代工作，同時(shí)還在驗(yàn)證工作中發(fā)揮這些高級(jí)編程語(yǔ)言的高仿真速度優(yōu)勢(shì)。使用Vivado HLS定點(diǎn)和業(yè)界標(biāo)準(zhǔn)浮點(diǎn)math.h庫(kù)，開(kāi)發(fā)人員運(yùn)用C函數(shù)規(guī)范即可快速為設(shè)計(jì)建模并完成設(shè)計(jì)迭代，然后僅根據(jù)時(shí)鐘周期和吞吐量等考慮因素建立目標(biāo)感知的RTL架構(gòu)。將C、C++和SystemC語(yǔ)言用作初始設(shè)計(jì)和建模語(yǔ)言可極大地加快仿真速度(比RTL仿真速度快數(shù)千倍)。在一個(gè)視頻設(shè)計(jì)實(shí)例中，10個(gè)經(jīng)處理的視頻幀的仿真速度采用C語(yǔ)言比采用HDL快12,000倍，如表2所示。

　　表2：Vivado設(shè)計(jì)套件的視頻設(shè)計(jì)仿真速度快1.2萬(wàn)倍

　　總結(jié)

　　賽靈思Vivado設(shè)計(jì)套件是一種以IP和系統(tǒng)為中心的、領(lǐng)先一代的全新SoC增強(qiáng)型開(kāi)發(fā)環(huán)境，用于解決系統(tǒng)級(jí)集成和實(shí)現(xiàn)工作中的生產(chǎn)力瓶頸問(wèn)題。這套設(shè)計(jì)工具專(zhuān)為系統(tǒng)設(shè)計(jì)團(tuán)隊(duì)開(kāi)發(fā)，旨在幫助他們?cè)诟俚钠骷屑筛嘞到y(tǒng)功能，同時(shí)提升系統(tǒng)性能，降低系統(tǒng)功耗，減少材料清單(BOM)成本。

　　Vivado設(shè)計(jì)套件由于如下九大理由，是幫助您實(shí)現(xiàn)上述這些目標(biāo)的理想系統(tǒng)設(shè)計(jì)工具：

　　♦ Vivado設(shè)計(jì)套件可讓用戶(hù)進(jìn)一步提升器件密度。
　　♦ Vivado設(shè)計(jì)套件可提供穩(wěn)健可靠的性能，降低功耗以及可預(yù)測(cè)的結(jié)果。
　　♦ Vivado設(shè)計(jì)套件可提供無(wú)與倫比的運(yùn)行時(shí)間和存儲(chǔ)器利用率。
　　♦ Vivado HLS能夠讓用戶(hù)用C、C++或SystemC語(yǔ)言編寫(xiě)的描述快速生成IP核。
　　♦ Vivado設(shè)計(jì)套件借助MathWorks公司提供的Simulink和MATLAB工具可支持基于模型的DSP設(shè)計(jì)集成。
　　♦ Vivado IP集成器突破RTL的設(shè)計(jì)生產(chǎn)力制約。
　　♦ Vivado集成設(shè)計(jì)環(huán)境為設(shè)計(jì)和仿真提供統(tǒng)一集成開(kāi)發(fā)環(huán)境。
　　♦ Vivado設(shè)計(jì)套件提供綜合而全面的硬件調(diào)試功能。
　　♦ Vivado HLS使用C、C++或CSystem語(yǔ)言可將驗(yàn)證速度提高100倍以上。

　　您的設(shè)計(jì)團(tuán)隊(duì)不妨立即試試Vivado設(shè)計(jì)套件，體驗(yàn)一下其帶來(lái)的強(qiáng)大優(yōu)勢(shì)?