基于不同VTH值的新型CMOS電壓基準(zhǔn)
加入技術(shù)交流群
3 新型CMOS基準(zhǔn)電路設(shè)計
圖2為本文利用標(biāo)準(zhǔn)CMOS工藝設(shè)計的基準(zhǔn)電路。該電路主要由啟動電路、和式電流產(chǎn)生電路、有效負(fù)載電路構(gòu)成。電路的基本原理是利用高性能和式電流源產(chǎn)生高電源抑制比的PTAT電流，再利用NMOS和PMOS管的兩個閾值電壓VTHN和VTHP具有相同方向，但不同數(shù)量的溫度系數(shù)設(shè)計了一種基于不同VTH值的新型CMOS基準(zhǔn)。本文引用地址：http://butianyuan.cn/article/187387.htm
3．1 和式電流源電路
由圖2可見，和式電流產(chǎn)生電路由自舉式偏置電路(由MOS管M6～M9和電阻R2構(gòu)成)產(chǎn)生偏置電流。設(shè)M9與M8的寬長比為K1，則有：
但是由于體效應(yīng)的存在，使得R2中的電流隨電源電壓VDD的變化有一定改變。所以文中引入和式電流產(chǎn)生電路。
如圖2可知，電阻R1中的電流值為：
式中：K2為M5與M6的寬長比。
由于MOS管的柵源電壓VGS幾乎不隨電源電壓的變化而變化，由式(6)、式(7)可知MOS管M4中的電流IM4的變化方向與R2中的電流IR2隨電源電壓的變化方向相反。
由圖2可知，取K3，K4分別為M10與M7，M11與M2的寬長比，M13與M12，M15與M14的寬長比為1，則MOS管ML1中的電流I為：
合理選擇式(8)中的K3，K4就能減小電源電壓VDD對電流I的影響。
由上面的分析和式電流源電路可以進(jìn)一步減小電源電壓對輸出電流的影響。
評論