1553B總線中曼徹斯特編解碼器的設計
加入技術交流群
2．1 編碼過程
編碼過程如下：
(1)檢測編碼周期是否開始，編碼周期開始后將同步頭類型、16位并行數據存儲到內部寄存器中，與此同時計數器cnt開始計數。
(2)在計數器cnt的控制下通過碼型生成器發(fā)出同步頭、數據位、奇偶校驗位。
(3)在當前字的曼徹斯特碼發(fā)送完成后回到過程(1)等待發(fā)送下一個字
2．2 端口說明
rst_n為異步復位信號；clk為系統(tǒng)時鐘，頻率為信息傳輸速率的12倍；enc_trigger(輸入，高有效)的編碼開始的觸發(fā)信號；enc_csw(輸
入，高有效)表示要發(fā)送的字為命令字或狀態(tài)字；enc_dw(輸入，高有效)表示要發(fā)送的字為數據字；enc_data(輸入)表示16位要發(fā)送的并行數據；tx_data_p(輸出)表示發(fā)出的曼徹斯特原碼；tx_data_n(輸出)表示發(fā)出的曼徹斯特反碼。
2．3 子模塊說明
(1)6分頻電路
將系統(tǒng)時鐘6分頻輸出占空比為1／6的編碼時鐘使能信號enc_clk_en，該信號的頻率為信息傳輸速率的2倍，其他3個模塊只有在采樣到該信號高電平后才會觸發(fā)。在復雜時序電路設計中通過引入時鐘使能信號可減少設計中的時鐘信號，提高電路的可靠性。
(2)保持寄存器
在enc_clk_en有效且采樣到enc_trigger為1時，將enc_csw，enc_dw，enc_data存入內部寄存器csw_reg，dw_reg，data_reg中。
(3)計數器
在enc_clk_en有效時采樣到enc_trigger為1時，將計數使能信號置為1，并在其控制下開始計數，計數范圍為0～39。
(4)碼型生成器
碼型生成器通過對16位并行數據data_reg做同或運算產生奇偶校驗結果。在計數器cnt的控制下發(fā)送出曼徹斯特碼。發(fā)送過程如下(以tx_data_p說明)：
cnt(0～5)：根據同步頭類型，依次發(fā)送111000(csw_reg有效)或000111(dw_reg有效)。
cnt(6～37)：發(fā)送數據位，在碼元前半個周期發(fā)送原碼，后半個周期發(fā)出反碼。
cnt(38～39)：發(fā)送奇偶校驗位，計數到38時，發(fā)送奇偶校驗位原碼，39時發(fā)送其反碼。
3 曼徹斯特解碼器的設計
解碼器需要將收到的曼徹斯特碼解碼，得出16位并行數據，并給出各種校驗結果。本文設計的解碼器邏輯結構如圖3所示。本文引用地址：http://butianyuan.cn/article/187559.htm
評論