多通道數(shù)字接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn)

摘要：為了解決傳統(tǒng)模擬中頻接收機(jī)相位分辨率低等缺點(diǎn)，提出一種基于軟件無(wú)線電的中頻數(shù)字接收機(jī)技術(shù)。針對(duì)雷達(dá)信號(hào)的特點(diǎn)提出了脈寬匹配濾波器的設(shè)計(jì)方法。采用基于多相濾波的正交變換理論，以及基于脈寬匹配的數(shù)字濾波器方法完成了一種五通道中頻數(shù)字接收機(jī)的設(shè)計(jì)。接收機(jī)利用五路高速A／D變換器對(duì)輸入的模擬信號(hào)進(jìn)行采樣，然后將采樣數(shù)據(jù)送入FPGA進(jìn)行處理，最終完成了每?jī)陕沸盘?hào)相位差的提取。實(shí)驗(yàn)結(jié)果表明系統(tǒng)具有成本低、精度高、結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)，而且具有一定的工程應(yīng)用價(jià)值。
關(guān)鍵詞：中頻數(shù)字接收機(jī)；正交變換；脈寬匹配濾波器；FPGA

隨著軟件無(wú)線電的發(fā)展，中頻數(shù)字接收機(jī)作為電子偵查系統(tǒng)中的一個(gè)關(guān)鍵環(huán)節(jié)已經(jīng)越來(lái)越受到人們的關(guān)注。
本設(shè)計(jì)主要是研制基于固定中頻數(shù)字下變頻的中頻數(shù)字接收機(jī)。本設(shè)計(jì)通過(guò)對(duì)五通道中頻數(shù)字接收機(jī)軟硬件的簡(jiǎn)單介紹論證了其可行性，并對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行了簡(jiǎn)單地分析。
本設(shè)計(jì)的軟件部分全部在一片F(xiàn)PGA內(nèi)完成，提高了系統(tǒng)的運(yùn)行速度。

1 硬件設(shè)計(jì)
五通道數(shù)字接收機(jī)的系統(tǒng)框圖如圖1所示，它由五路調(diào)理電路、五路A／D變換器、時(shí)鐘、FPGA以及外圍電路組成。中頻信號(hào)經(jīng)過(guò)信號(hào)調(diào)理電路后，差分信號(hào)經(jīng)A／D變換器采樣送到FPGA進(jìn)行處理，并將提取的I、Q信號(hào)送到測(cè)向處理器進(jìn)行處理。信號(hào)的中心頻率為150 MHz，采樣頻率為200 MHz。

1．1 變壓器的選擇
由于A／D變換器要求差分輸入，本設(shè)計(jì)采用2個(gè)變壓器級(jí)聯(lián)的方式實(shí)現(xiàn)模擬信號(hào)的差分轉(zhuǎn)換，其連接方法見(jiàn)圖2所示。采用這種級(jí)聯(lián)方式可以提高耦合系數(shù)從而使相位穩(wěn)定。本設(shè)計(jì)變壓器選擇Mini-Circuits公司的ADT1-1WT變壓器。

1．2 A／D變換器的選擇
本設(shè)計(jì)信號(hào)的中心頻率f0=150 MHz，帶寬B=10 MHz，根據(jù)帶通采樣定理：設(shè)一個(gè)頻率帶限信號(hào)x(t)，其頻率限制在(fL，fR)內(nèi)，如果其采樣頻率滿足

上式中，n取能滿足fs≥2(fR-fL)=2B的最大整數(shù)，則用fs進(jìn)行等間隔采樣所得到的信號(hào)采樣值x(nTs)能準(zhǔn)確的確定原信號(hào)x(t)。式中帶通信號(hào)中心頻率f0和頻帶寬度B也可以表示為：

上式中，n取能滿足fs≥2B的正整數(shù)。本設(shè)計(jì)中選用的采樣頻率為200 MHz。
本設(shè)計(jì)中A／D變換器選用ADI公司的AD9230BCPZ-250。工作頻率最高可達(dá)250 MHz。AD9230采樣輸出數(shù)據(jù)為12 bit，精度高，而且片內(nèi)集成了高性能采樣保持放大器和電壓參考，最大700 MHz模擬差分輸入帶寬。此芯片為雙端輸入，更適合對(duì)差模信號(hào)進(jìn)行采樣量化。
1．3 時(shí)鐘芯片的選擇
由于本設(shè)計(jì)的采樣頻率比較高(200 MHz)，為了保證A／D變換器的最佳性能，要求提供高精度、低抖動(dòng)的時(shí)鐘信號(hào)。本設(shè)計(jì)選用AD95163作為系統(tǒng)時(shí)鐘。AD9516是一款時(shí)鐘綜合芯片，片內(nèi)集成的VCO產(chǎn)生頻率范圍為1.75～2.25 GHz，其輸出可以提供CMOS、LVPecl、LVDS三種時(shí)鐘電平，而且有14通道時(shí)鐘輸出?？梢酝ㄟ^(guò)配置內(nèi)部寄存器改變其輸出的時(shí)鐘頻率，以滿足不同設(shè)計(jì)的要求。