多通道數(shù)字接收機的設(shè)計與實現(xiàn)

摘要：為了解決傳統(tǒng)模擬中頻接收機相位分辨率低等缺點，提出一種基于軟件無線電的中頻數(shù)字接收機技術(shù)。針對雷達(dá)信號的特點提出了脈寬匹配濾波器的設(shè)計方法。采用基于多相濾波的正交變換理論，以及基于脈寬匹配的數(shù)字濾波器方法完成了一種五通道中頻數(shù)字接收機的設(shè)計。接收機利用五路高速A／D變換器對輸入的模擬信號進(jìn)行采樣，然后將采樣數(shù)據(jù)送入FPGA進(jìn)行處理，最終完成了每兩路信號相位差的提取。實驗結(jié)果表明系統(tǒng)具有成本低、精度高、結(jié)構(gòu)簡單等特點，而且具有一定的工程應(yīng)用價值。
關(guān)鍵詞：中頻數(shù)字接收機；正交變換；脈寬匹配濾波器；FPGA

隨著軟件無線電的發(fā)展，中頻數(shù)字接收機作為電子偵查系統(tǒng)中的一個關(guān)鍵環(huán)節(jié)已經(jīng)越來越受到人們的關(guān)注。
本設(shè)計主要是研制基于固定中頻數(shù)字下變頻的中頻數(shù)字接收機。本設(shè)計通過對五通道中頻數(shù)字接收機軟硬件的簡單介紹論證了其可行性，并對實驗結(jié)果進(jìn)行了簡單地分析。
本設(shè)計的軟件部分全部在一片F(xiàn)PGA內(nèi)完成，提高了系統(tǒng)的運行速度。

1 硬件設(shè)計
五通道數(shù)字接收機的系統(tǒng)框圖如圖1所示，它由五路調(diào)理電路、五路A／D變換器、時鐘、FPGA以及外圍電路組成。中頻信號經(jīng)過信號調(diào)理電路后，差分信號經(jīng)A／D變換器采樣送到FPGA進(jìn)行處理，并將提取的I、Q信號送到測向處理器進(jìn)行處理。信號的中心頻率為150 MHz，采樣頻率為200 MHz。

1．1 變壓器的選擇
由于A／D變換器要求差分輸入，本設(shè)計采用2個變壓器級聯(lián)的方式實現(xiàn)模擬信號的差分轉(zhuǎn)換，其連接方法見圖2所示。采用這種級聯(lián)方式可以提高耦合系數(shù)從而使相位穩(wěn)定。本設(shè)計變壓器選擇Mini-Circuits公司的ADT1-1WT變壓器。

1．2 A／D變換器的選擇
本設(shè)計信號的中心頻率f0=150 MHz，帶寬B=10 MHz，根據(jù)帶通采樣定理：設(shè)一個頻率帶限信號x(t)，其頻率限制在(fL，fR)內(nèi)，如果其采樣頻率滿足

上式中，n取能滿足fs≥2(fR-fL)=2B的最大整數(shù)，則用fs進(jìn)行等間隔采樣所得到的信號采樣值x(nTs)能準(zhǔn)確的確定原信號x(t)。式中帶通信號中心頻率f0和頻帶寬度B也可以表示為：

上式中，n取能滿足fs≥2B的正整數(shù)。本設(shè)計中選用的采樣頻率為200 MHz。
本設(shè)計中A／D變換器選用ADI公司的AD9230BCPZ-250。工作頻率最高可達(dá)250 MHz。AD9230采樣輸出數(shù)據(jù)為12 bit，精度高，而且片內(nèi)集成了高性能采樣保持放大器和電壓參考，最大700 MHz模擬差分輸入帶寬。此芯片為雙端輸入，更適合對差模信號進(jìn)行采樣量化。
1．3 時鐘芯片的選擇
由于本設(shè)計的采樣頻率比較高(200 MHz)，為了保證A／D變換器的最佳性能，要求提供高精度、低抖動的時鐘信號。本設(shè)計選用AD95163作為系統(tǒng)時鐘。AD9516是一款時鐘綜合芯片，片內(nèi)集成的VCO產(chǎn)生頻率范圍為1.75～2.25 GHz，其輸出可以提供CMOS、LVPecl、LVDS三種時鐘電平，而且有14通道時鐘輸出?？梢酝ㄟ^配置內(nèi)部寄存器改變其輸出的時鐘頻率，以滿足不同設(shè)計的要求。