基于DDS的信號(hào)模擬器設(shè)計(jì)
作者：
時(shí)間：2010-03-25
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
第2路是由DDS調(diào)頻及頻率捷變信號(hào)產(chǎn)生器產(chǎn)生各種調(diào)頻(普通調(diào)頻、線(xiàn)性調(diào)頻和非線(xiàn)性調(diào)頻等)和頻率捷變信號(hào)，DDS工作模式為單音頻工作模式時(shí)，通過(guò)改寫(xiě)頻率控制字可實(shí)現(xiàn)跳頻和頻率捷變和頻率調(diào)制，工作模式為線(xiàn)性調(diào)頻模式時(shí)，通過(guò)設(shè)定起始頻率、頻率部進(jìn)和掃描時(shí)間，可實(shí)現(xiàn)線(xiàn)性調(diào)頻。
第3路是由DDS編碼及調(diào)制波形產(chǎn)生器產(chǎn)生各種編碼和調(diào)制信號(hào)，DDS的一個(gè)顯著的特點(diǎn)就是在數(shù)字處理器的控制下能夠精確而快速地處理頻率和相位。DDS允許用戶(hù)對(duì)通過(guò)改寫(xiě)相位偏移控制字可實(shí)現(xiàn)相位的任意控制，碼元的產(chǎn)生完全由軟件靈活控制，可產(chǎn)生包括二相編碼(巴克碼、偽隨機(jī)碼)、多相制編碼等，并經(jīng)倍頻、濾波和放大后形成調(diào)制包絡(luò)信號(hào)。
最后來(lái)自第l路微波信號(hào)和第2路的變頻信號(hào)在微波上變頻器混頻，產(chǎn)生載頻信號(hào)，來(lái)自第3路的調(diào)制包絡(luò)信號(hào)和脈沖產(chǎn)生器產(chǎn)生的調(diào)制脈沖對(duì)載頻信號(hào)進(jìn)行調(diào)制，形成雷達(dá)信號(hào)，最后經(jīng)天線(xiàn)輸出。圖4、圖5為最后輸出的波形。本文引用地址：http://butianyuan.cn/article/188298.htm
1．6 DDS硬件設(shè)計(jì)
1．6．1 硬件電路的組成
圖6為DDS模擬器硬件電路的組成原理。該信號(hào)模擬器主要由6個(gè)部分組成：電源電路、串行接口電路、下載電路、FPGA控制電路、AD9852外圍電路以及濾波電路。
1．6．2 AD9852外圍電路
如表1所示，在并行工作模式下，F(xiàn)PGA主要實(shí)現(xiàn)對(duì)AD9852以下各引腳的控制。
AD9852內(nèi)部包括1個(gè)具有48位相位累加器、1個(gè)可編程時(shí)鐘倍頻器、1個(gè)反sinc濾波器、2個(gè)12位300 MHzDAC、1個(gè)高速模擬比較器以及接口邏輯電路。其主要性能特點(diǎn)如下：
(1)高達(dá)300 MHz的系統(tǒng)時(shí)鐘；
(2)能輸出一般調(diào)制信號(hào)，F(xiàn)SK、BPSK、PSK、CHIRP、AM等；
(3)100 MHz時(shí)具有80 dB的信噪比；
(4)內(nèi)部有4*到20*的可編程時(shí)鐘倍頻器；
(5)2個(gè)48位頻率控制字寄存器，能夠?qū)崿F(xiàn)很高的頻率分辨率。
(6)2個(gè)14位相位偏置寄存器，提供初始相位設(shè)置。
(7)帶有100 MHz的8位并行數(shù)據(jù)傳輸口或10 MHz的串行數(shù)據(jù)傳輸口。
評(píng)論