新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 基于HyperLynx的高速PECL交流耦合時(shí)鐘

基于HyperLynx的高速PECL交流耦合時(shí)鐘

作者: 時(shí)間:2010-01-27 來源:網(wǎng)絡(luò) 收藏
圖5中的傳輸線模型由發(fā)送端、線阻抗、路徑上的相關(guān)器件與接收端組成。發(fā)送端和接收端的仿真模型是一種IBIS仿真文件。IBIS是對輸入輸出端口的電氣特性快速準(zhǔn)確建模的方法,是反映芯片驅(qū)動和接收電氣特性的一種國際標(biāo)準(zhǔn),它提供一種標(biāo)準(zhǔn)的文件格式來記錄如驅(qū)動源輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù),非常適合用于振蕩和串?dāng)_等高頻效應(yīng)的計(jì)算與仿真。這里選擇發(fā)送端為ICS85301l的模型,而接收端為ADS5463的模型,圖中線路阻抗選擇50 Ω,兩個(gè)輸出端并聯(lián)到地的電阻為142 Ω,線路上的隔直電容為100 nF。

本文引用地址:http://butianyuan.cn/article/188363.htm

輸入激勵(lì)設(shè)置為.500 MHz、占空比為50的源,在LineSim的數(shù)字示波器的仿真結(jié)果窗口中顯示的波形如圖6和圖7所示。

圖6和圖7顯示的是信號的差分值??梢钥闯觯盘栐诎l(fā)送端的失真還可以接受,但是在接收端的波形出現(xiàn)了較嚴(yán)重的振鈴現(xiàn)象,其原因可能是:傳輸線阻抗和負(fù)載阻抗不匹配,導(dǎo)致信號發(fā)生反射,引起振鈴現(xiàn)象;端接的拓?fù)浣Y(jié)構(gòu)不對,采用了錯(cuò)誤的端接方式。 傳輸線理論中對于振鈴現(xiàn)象原因的分析是:當(dāng)傳輸線阻抗大于信號源阻抗時(shí),信號源段反射系數(shù)為負(fù)值,這時(shí)將產(chǎn)生振鈴現(xiàn)象。結(jié)合本電路分析,由于信號源阻抗是ICS853011內(nèi)部的輸出射隨器的輸出阻抗,約為4 Ω,而此時(shí)的傳輸線阻抗為50 Ω,過強(qiáng)的驅(qū)動能力導(dǎo)致負(fù)載端出現(xiàn)振鈴現(xiàn)象。

消除振鈴現(xiàn)象的方法有降低系統(tǒng)頻率、縮短傳輸線長度、采用正確的端接方式3種。由于本系統(tǒng)的頻率是固定的,而傳輸線長度又由PCB(印制電路板)的物理布局所限定,故只有采用正確的端接方式最為經(jīng)濟(jì)靈活。常見的端接方式有源匹配和負(fù)載匹配,下面介紹這兩種方法的原理。

源匹配要求為輸出端串聯(lián)一個(gè)電阻,使源阻抗R。等于線路阻抗Z。,串聯(lián)后,源反射系數(shù)等于0,從而消除了負(fù)載上的反射信號。換言之,串聯(lián)的電阻吸收了發(fā)射的信號。本電路改進(jìn)后如圖8所示,在輸出端串聯(lián)了一個(gè)的電阻Rs,Rs=z0一R0=50-4=46 Ω,串聯(lián)后的接收端波形見圖9。從圖9可看出,串聯(lián)一個(gè)電阻后,接收端的波形得到了很大改善。但是這種方式稍微減小了接收波形的幅度值。但總的來說,信號還在ADC的接受范圍內(nèi),不會對ADC性能有較大影響。


為了不衰減時(shí)鐘信號的幅度,另一種較好的匹配方式是終端匹配。終端匹配的原理是在走線路徑終端并聯(lián)一個(gè)電阻RL在接收端負(fù)載上,使總的負(fù)載ZL=Z0,從而使反射系數(shù)
,以消除反射,在這里采用交流負(fù)載匹配,即由一個(gè)電阻RL串聯(lián)一個(gè)電容CL然后并聯(lián)到原接收端負(fù)載上,這樣相比單接一個(gè)電阻最大的好處是可以降低直流功耗。改進(jìn)的電路如圖10所示。
圖11所示為由Hyperlynx的仿真波形,可見這種方式也改善了接收端波形,同時(shí)減少了直流功耗。
在實(shí)際的時(shí)鐘電路設(shè)計(jì)中,不僅需要考慮端接方式和器件值大小,還需要考慮器件的擺放,如端接電阻和必須盡可能靠近接收端、源電阻必須盡可能靠近發(fā)送端、器件與走線方向一致等;同時(shí),布線必須嚴(yán)格按照差分規(guī)則,保證兩差分線之間間距相等、兩線線長相等,與周圍高速數(shù)字線保持2倍以上的線間距,只有這樣才能最終實(shí)現(xiàn)高性能的時(shí)鐘設(shè)計(jì)。

4結(jié)束語

在高速時(shí)鐘電路的設(shè)計(jì)中,信號完整性問題一直是困擾設(shè)計(jì)人員的問題,本文提出的PECIL高速時(shí)鐘設(shè)計(jì)是在ADC設(shè)計(jì)中成功與否的關(guān)鍵因素。通過仿真,可以在最大程度上避免設(shè)計(jì)中的信號完整性問題。本時(shí)鐘設(shè)計(jì)已在PcB實(shí)物上得到驗(yàn)證,取得了與仿真一致的效果,證明使用輔助設(shè)計(jì)人員進(jìn)行關(guān)鍵時(shí)鐘路徑的設(shè)計(jì)是可行的。


上一頁 1 2 3 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉