高性能CMOS集成電壓比較器設(shè)計
加入技術(shù)交流群
1．2 鎖存比較電路
鎖存比較電路是整個比較器的核心部分，它應(yīng)能區(qū)分毫伏量級的輸入信號差。如圖2中第二部分所示， M17,M18交叉互連實現(xiàn)正反饋，以提高比較電路的增益。利用前級預(yù)放大器的輸出，控制鎖存器輸入電流I+，I_的變化，若I_遠大于I_，則M16和 M18導(dǎo)通，Vout-△0，Uout+=(2L16I+／WμnCox)+VTHN；若I_增大而I+減小，M18的漏一源電壓升高，當高到M17的 VTHN時，M17導(dǎo)通，此時M17管開始抽取原來流過M16管的電流，這會使M16管的漏一源電壓下降，并導(dǎo)致M18管截止，電路的輸出狀態(tài)發(fā)生轉(zhuǎn)換。當I-增大到一定程度時會導(dǎo)致M18進入飽和區(qū)，此時臨界電流值I-=(I+)(W17μnCox／L17)／(W16μnCox／L16)，該電流臨界點也是輸出電壓發(fā)生轉(zhuǎn)換的臨界點。同理可得，當I+增大時，發(fā)生轉(zhuǎn)換的電流臨界點I+=(I-)(W17μnCox／L17)／ (W16μCox／L16)。
該鎖存比較器發(fā)生轉(zhuǎn)換時的輸入電壓差為1．37 mV。從鎖存器的瞬態(tài)特性可以看出，在輸入信號發(fā)生跳變時，通過比較輸入信號和2．5 V參考信號，鎖存比較器給出兩個向相反方向變化的輸出信號，實現(xiàn)了比較功能。
1．3 輸出緩沖驅(qū)動級
輸出緩沖驅(qū)動級(又稱后放大器)的主要作用是把鎖存比較電路的輸出信號轉(zhuǎn)化成邏輯電平(0 V或5 V)。如圖2中第三部分所示，M8，M10，M11,M13,M14,M15組成差分自偏置電路，它能吸人和供出較大的電流，使比較器在驅(qū)動大的容性負載時速度不受擺率的限制。M9，M12組成一個反相器，用作附加的增益級，同時實現(xiàn)負載電容和自偏置差分放大器之間的隔離。要使輸出緩沖級工作在線性區(qū)，輸入信號的幅度一般要在1～3．5 V之間，所以在電路中串入M26管來提升鎖存器輸出電壓的幅值。本文引用地址：http://butianyuan.cn/article/188716.htm
2 電路仿真
在5 V電源的電壓下，Vin-端加2．5 V參考信號，在Cadence軟件平臺下用Spec-tre工具對基于CSMC 0．5 μmCMOS工藝模型的電路進行仿真，得到比較器的增益、帶寬、上升延時、下降延時、輸入共模范圍如圖3所示。
|
用Cadence自帶的Dracula工具對版圖進行驗證，通過設(shè)計規(guī)則檢查(DRC)，該版圖符合CSMC0．5μmCMOS工藝的相關(guān)設(shè)計規(guī)則。通過電路圖和版圖的對照(LVS)，版圖中的器件及器件間的連接情況與電路圖中相一致，保證了該版圖是圖2所示電路圖的物理掩模圖形集。此外，在做完DRC和 LVS后，版圖的電氣規(guī)則檢查(ERC)也同時完成了，這是Dracula工具的一個 4 結(jié) 語 |
評論