基于FPGA的電力諧波檢測(cè)設(shè)計(jì)

2 系統(tǒng)硬件電路設(shè)計(jì)

如圖4所示，系統(tǒng)硬件由兩大部分組成，分別是虛線框內(nèi)的采樣電路部分和開發(fā)板部分[6-7]。本文采用的Spartan-3A DSP 入門級(jí)開發(fā)板是Xilinx公司出品的基于Spartan-3A DSP FPGA設(shè)計(jì)的一個(gè)開發(fā)平臺(tái)。采樣電路實(shí)現(xiàn)對(duì)三相電壓、電流的整周期同步采樣，其設(shè)計(jì)尺寸與Spartan-3A DSP開發(fā)板相同，通過EXP接口實(shí)現(xiàn)與開發(fā)板的通信。它包括：電壓、電流互感器、調(diào)理電路、低通濾波電路、鎖相倍頻電路、AD轉(zhuǎn)換器及電平轉(zhuǎn)換電路。

3 硬件聯(lián)合仿真與結(jié)果分析

3.1 硬件聯(lián)合仿真

由于實(shí)驗(yàn)條件所限，本文采用的是單相220V的市電為檢測(cè)對(duì)象。接入額定電壓220V，標(biāo)稱功率800W的電加熱器為負(fù)載。首先用FLUKE434型電能 質(zhì)量分析儀檢測(cè)出該負(fù)載上的電壓、電流的各次諧波參數(shù)，如表1所列，其電壓總諧波畸變率THDV=4.9%，電流總諧波畸變率THDI=4.8%。

經(jīng)采樣后得到的數(shù)字信號(hào)量在0～5V之間，依照給定參數(shù)分別乘系數(shù)J、K，利用Simulink中模塊生成一組表征電壓、電流的數(shù)字信號(hào)作為系統(tǒng)的輸入信號(hào)。如圖5所示。

將FFT模塊中的采樣點(diǎn)數(shù)分別設(shè)置成為128、256、512、1024，并設(shè)置相應(yīng)的采樣頻率，然后運(yùn)行硬件聯(lián)合仿真模型;將計(jì)算結(jié)果再乘系數(shù)1/J、1/K，得到表2~表5所示結(jié)果。

3.2 仿真結(jié)果分析

由各表中可以看出，計(jì)算出的幅值以及根據(jù)幅值計(jì)算所得總諧波畸變率的誤差都比較小。隨著采樣點(diǎn)數(shù)的增加，計(jì)算所得基波和較低次數(shù)的諧波幅值的誤差和總諧波 畸變率的誤差并沒有明顯減小，而次數(shù)較高的諧波誤差減小較明顯。究其原因，N點(diǎn)FFT計(jì)算可以分解出0～N/2-1次諧波，N=128時(shí)就可以分解出63 次以內(nèi)的諧波了。而對(duì)于次數(shù)較高的諧波，采樣點(diǎn)數(shù)的增加對(duì)其幅值誤差的改善還是比較明顯的。硬件實(shí)現(xiàn)時(shí)，在計(jì)算精度滿足要求的情況下，考慮到實(shí)時(shí)性的要 求，可選用256點(diǎn)FFT進(jìn)行計(jì)算。

此外，計(jì)算所得相位出現(xiàn)了很大的偏差;原本設(shè)想通過改變待測(cè)信號(hào)參數(shù)，分析仿真結(jié)果來推導(dǎo)出相位偏差的規(guī)律，但是隨著數(shù)值的改變，相位偏差規(guī)律并不 明顯，并未達(dá)到預(yù)期目的。然而，在改變信號(hào)參數(shù)的分析過程中發(fā)現(xiàn)，相位的改變對(duì)諧波幅值和總諧波畸變率的計(jì)算并沒有太大影響，計(jì)算精度基本滿足要求。因 此，實(shí)際硬件實(shí)現(xiàn)時(shí)，舍棄掉相位計(jì)算，只計(jì)算出各次諧波的幅值及總諧波畸變率。

4 結(jié)束語(yǔ)

本文提出了一種采用基于Xilinx FPGA 實(shí)現(xiàn)FFT算法的電壓、電流諧波檢測(cè)的模塊化的設(shè)計(jì)方法。使用System Generator設(shè)計(jì)了諧波檢測(cè)的模型及前端采樣電路，并以Spartan-3A DSP開發(fā)板為平臺(tái)進(jìn)行了硬件聯(lián)合仿真驗(yàn)證。