一種數(shù)字無線收發(fā)系統(tǒng)設(shè)計

2．3 混頻器
輸出信號頻率等于兩輸入信號頻率之和、差或為兩者其他組合的電路。ADI公司生產(chǎn)的AD8342芯片是一款集成有源寬帶混頻芯片，各個信號端口的輸入輸出頻率范圍都能夠達(dá)到LF-3 GHz，中頻(IF)端為差分輸出，單端阻抗為50 Ω，電路圖如圖5所示。

2．4 放大器模塊
在發(fā)射系統(tǒng)中，在混頻器經(jīng)過濾波后的放大器，將混頻器輸出的功率較小的433．92 MHz信號放大到適當(dāng)功率，使后面的功放工作在最佳狀態(tài)。輸出功率的設(shè)計指標(biāo)(500 mW)末級功放需要首先被確定，末級功放使用了高線性度的中功率功放AH102，增益約為12 dB，輸出功率27 dBm，而混頻器的輸出功率約為0 dBm，所以放大器的增益要求要高于15 dB，輸出1 dB壓縮點(diǎn)高于15 dBm，才能保證輸出功率。SGA-4586是RFMD生產(chǎn)的一款HBT可級聯(lián)增益組件，其工作頻率范圍為DC-4000 MH。工作在433 M時，增益大于25 dB，放大器內(nèi)部已為輸入輸出端口做了50 Ω匹配，外圍只要連接必要的供電電路、RFC電路、隔直電路即可正常工作。另一個是射頻功率放大器(RFPA)，經(jīng)過前級SGA-4586放大器放大后，再輸入到末級功率放大器，獲得足夠的射頻功率以后，才能饋送到天線上輻射出去。設(shè)計中要求末級輸出功率要達(dá)到500 mW，所以功放的選擇要選擇最大輸出功率大于500mW，即OP-1 dB要大于27 dBm，工作鞭率覆蓋433.92 MHz，增益足夠大的芯片。AH102的工作頻段為350～3 000MHz，供電電壓為8．5 V時，電流大小為260mA，功率2.21 W，此時輸出功率537 mW(27．3 dBm)，所以功效熱損耗為1．67 W，功放模塊必須加裝散熱片，保證功放芯片的溫度不至于過高。
在接收系統(tǒng)中的低噪聲放大器(LNA)，一種位于放大鏈路輸入端，針對給定的增益要求，引入盡可能小的內(nèi)都噪聲，并在輸出端得到最大可能的信噪比而設(shè)計的放大器。接收機(jī)接入的LNA是為了對天線接收的微弱信號進(jìn)行放大，再對信號做相應(yīng)的處理。SPF-5043是RFMD公司生產(chǎn)的高性能晶體管單片微波集成電路低噪聲放大器，應(yīng)用頻率50～4 000 MHz。當(dāng)工作在433 M時，增益大于18 dB。噪聲系數(shù)低于0．8 dB。輸入輸出端口皆有內(nèi)部匹配，接上耦合電容即可。

3 數(shù)字中頻處理器
與傳統(tǒng)的超外差接收機(jī)相比，數(shù)字中頻結(jié)構(gòu)，在發(fā)送端，基帶信號經(jīng)過內(nèi)插、濾波，I／Q調(diào)制后，進(jìn)行D／A變換，變成中頻模擬信號。在接收端ADC直接對中頻信號進(jìn)行采樣，采樣后由數(shù)字下變頻進(jìn)行I／Q解調(diào)、抽取、濾波、然后送往基帶處理。
3．1 FM調(diào)制
如圖6所示為FM信號發(fā)生器在FPGA中的實(shí)現(xiàn)框圖，頻率控制字A控制調(diào)制信號頻率，B控制載波中心頻率。相位累加器由加法器和寄存器組成，總的調(diào)制原理就是，周期變化的調(diào)制信號作用于控制載波頻率的相位累加器B原本固定的步長，是總的步長產(chǎn)生周期性變化，從而實(shí)現(xiàn)載波頻率在中心頻率附近的周期變化，得到FM信號。表達(dá)式：y(t)=sin[(2πPfclk／2N)(△+2NPmsinωt／2πPfclk)]t，其中fclk為輸入時鐘頻率，鎖相環(huán)頻率系數(shù)為P，計數(shù)器位數(shù)N。只需要把產(chǎn)生信號頻率為fc的基礎(chǔ)上把步長△改變?yōu)椤?2NPmsinωt／2πPfclk，把2NPmsinωt／2πPfclk整體進(jìn)行查表處理，同時頻偏控制字Pm的計算，Pm=2π×△fmax，其中△fmax為允許的最大頻偏。