基于FPGA的UART設(shè)計

摘要：UART作為RS232協(xié)議的控制接口得到了廣泛的應(yīng)用，將UART的功能集成在FPGA芯片中，可使整個系統(tǒng)更為靈活、緊湊，減小整個電路的體積，提高系統(tǒng)的可靠性和穩(wěn)定性。提出了一種基于FPGA的UART的實現(xiàn)方法，具體描述了發(fā)送、接收等模塊的設(shè)計，恰當(dāng)使用了有限狀態(tài)機，實現(xiàn)了FPGA片上UART的設(shè)計，給出了仿真結(jié)果。
關(guān)鍵詞：通用異步收發(fā)器；串口通信；現(xiàn)場可編程邏輯器件；有限狀態(tài)機

通用異步收發(fā)器(Universal Asynchronous Receiver／Transmitter，UART)可以和各種標(biāo)準(zhǔn)串行接口，如RS232和RS485等進(jìn)行全雙工異步通信，具有傳輸距離遠(yuǎn)、成本低、可靠性高等優(yōu)點。一般UART由專用芯片來實現(xiàn)，但專用芯片引腳都較多，內(nèi)含許多輔助功能，在實際使用時往往只需要用到UART的基本功能，使用專用芯片會造成資源浪費和成本提高。當(dāng)我們不需要用到完整的的UART功能和一些輔助功能時，就可以將需要的UART功能集成用FPGA來實現(xiàn)，然而，F(xiàn)PGA內(nèi)部并不擁有CPU控制單元，無法處理由UART控制器產(chǎn)生的中斷，所以FPGA不能利用現(xiàn)成的UART控制器構(gòu)成異步串行接口，必須將UART控制器的功能集成到FPGA內(nèi)部。從而可以大大的減少了體積、簡化了電路，也提高了系統(tǒng)的靈活性。

1 UART的工作原理
UART是一種串行數(shù)據(jù)總線，用于異步通信，并且雙向通信，可實現(xiàn)全雙工發(fā)送和接收?；镜腢ART只需要兩條信號線(TXD、RXD)和一條地線就可以完成數(shù)據(jù)的互相通信，接收和發(fā)送互不干擾，這樣就大大節(jié)省了傳輸費用。由于UART是異步通信，所以需要對數(shù)據(jù)進(jìn)行同步。UA RT發(fā)送／接收數(shù)據(jù)的傳輸格式如圖1所示，一個字符單位由開始位、數(shù)據(jù)位、校驗位、停止位組成(其中校驗位可供選)。

發(fā)送或接收一個完整的字節(jié)信息，首先是一個作為起始位的邏輯“0”位，接著是8個數(shù)據(jù)位。然后是停止位邏輯“1”位，數(shù)據(jù)線空閑時為高或“1”狀態(tài)。在字符的8位數(shù)據(jù)部分，先發(fā)送數(shù)據(jù)的最低位，最后發(fā)送最高位。每位持續(xù)時間是固定的，由發(fā)送器本地時鐘控制，每秒發(fā)送的數(shù)據(jù)位個數(shù)，即為“波特率”。起始位和停止位起著很重要的作用。顯然，它們標(biāo)志每個字符的開始和結(jié)束，但更重要的是他們使接收器能把他的局部時鐘與每個新開始接收的字符再同步。異步通信沒有可參照的時鐘信號，發(fā)送器隨時都可能發(fā)送數(shù)據(jù)，任何時刻串行數(shù)據(jù)到來時，接收器必須準(zhǔn)確地發(fā)現(xiàn)起始位下降沿的出現(xiàn)時間，從而正確地采樣緊接著的10或者11位(包括開始位、數(shù)據(jù)位和停止位)，接收器的時鐘和發(fā)送器的時鐘不是同一個，因此，接收器所確定的采樣點的間隔和發(fā)送器所確定的位間隔時間不同，這點要特別注意。

2 UART功能設(shè)計
異步通信的一幀傳輸經(jīng)歷以下步驟：1)空閑狀態(tài)。發(fā)送方連續(xù)發(fā)送信號，處于信息“1”狀態(tài)。2)開始傳輸。發(fā)送方在任何時刻將傳號變成空號，即“1”跳變到“0”，并持續(xù)1位時間表明發(fā)送方開始傳輸數(shù)據(jù)。而同時，接收方收到空號后，開始與發(fā)送方同步，并期望收到隨后的數(shù)據(jù)。3)奇偶傳輸。數(shù)據(jù)傳輸之后是可供選擇的奇偶位發(fā)送或接收。4)停止傳輸。最后是發(fā)送或接收的停止位，其狀態(tài)恒為“1”。
設(shè)計的基本原則是保留最主要的功能，基于FPGA的UART系統(tǒng)由波特率時鐘發(fā)生器、接收器和發(fā)送器3個子模塊組成，如圖2所示。