基于FPGA的UART設計
加入技術交流群
3 仿真
本設計在Altera Cyclone系列的EP1C3T100I7芯片上進行了驗證，對發(fā)送模塊和接收模塊的仿真結果分別如圖3、圖4所示。發(fā)送的數(shù)據(jù)能嚴格按照串行通信協(xié)議進行傳輸；接收的數(shù)據(jù)也完全正確。仿真無誤后，使用QuarhusⅡ軟件將編譯好的．pof格式文件載到配置芯片EPCS1中。結果通信數(shù)據(jù)完全正確，電路工作穩(wěn)定、可靠。本文引用地址：http://butianyuan.cn/article/189813.htm
用FPGA設計UART，可以用片上很少的邏輯單元實現(xiàn)UART的基本功能。與傳統(tǒng)設計相比，能有效減少系統(tǒng)的PCB面積，降低系統(tǒng)的功耗，提高設計的穩(wěn)定性和可靠性，充分利用FPGA的剩余資源。并可方便地進行系統(tǒng)升級和移植。
4 結論
該設計具有很大的靈活性，通過調整波特率發(fā)生器的分頻參數(shù)，就可以使其工作在不同的頻率。采用16倍波特率的采樣時鐘，可以實時有效監(jiān)測數(shù)據(jù)的起始位，并對數(shù)據(jù)位進行中央采樣，從而保證了所采樣數(shù)據(jù)的正確性。該模塊可以作為一個完整的IP核，靈活地移植進各種型號FPGA中，在實際應用時也可嵌入到其他系統(tǒng)中，有很好的借鑒和參考價值。
評論