混合信號FPGA實現(xiàn)真正單芯片SOC

自主(Autonomous)模擬信號處理

前面提到的模擬功能只是SmartFusion混合信號FPGA中模擬處理性能的一部分。而模擬運算引擎(ACE)是一個全新的概念，這是一個半自主的功能模塊，無須ARM Cortex-M3處理器的介入，便能夠執(zhí)行完整的模擬前/后處理，包括信號采集的采樣和排序。

由于ARM Cortex-M3內核就在ACE附近，初看起來在ACE模塊中加入這樣的功能似乎是多余的。然而，半自主的ACE可減少處理器內核的日常任務，例如，信號采集、處理、存儲和輸出等工作完全無須通過Cortex-M3處理器就能完成。設計人員能以這種方式配置器件，以使Cortex-M3處理器不受其他影響地執(zhí)行實時處理任務。

在一個電源管理的設計工作中，監(jiān)測每一電壓軌是否偏離正常值以及警告等工作都由ACE來執(zhí)行，它還有可應付更復雜的任務的能力，包括濾波和線性轉換等。它所處理的可編程模擬模塊包括ADC、DAC、和SCB。注意，此模擬模塊擁有與微控制器子系統(tǒng)和FPGA架構的豐富連接組合。這些元素中的每一項，不管是單獨或作為一組功能模塊，其互連和工作參數(shù)都是可完全編程的。

設計靈活性更上一層樓

對于SmartFusion而言，器件和其相關的設計工具都已準備就緒，因此不管是具備何種背景的工程師，都能充滿信心地執(zhí)行一個完整的設計。

當利用SmartFusion器件進行設計時，一種基于圖形化用戶界面(GUI-based)拖放的操作方式（drag-and-drop-style）可提供對完整預定義IP功能庫的立即存取。對C語言和RTL程序代碼開發(fā)人員來說，此工具套件可擴展他們的專業(yè)領域，因此芯片的資源能充分被使用。此設計工具可提供協(xié)作環(huán)境，讓傳統(tǒng)的設計團隊能針對SmartFusion的不同領域共同合作。

設計安全性

在現(xiàn)有的基于快閃FPGA系列器件中，愛特已對可編程邏輯提供了增強的設計安全性。ARM公司愿意將其處理器內核的軟件版本授權給愛特公司，并在其FPGA中實現(xiàn)，就可以證明對于此設計安全性的信心。一旦編程到陣列之中，黑客將難以從硅片中讀取此內核的IP?，F(xiàn)在，微控制器內核與FPGA架構在相同的硅片上，此保護也延伸到系統(tǒng)軟件以及FPGA配置碼。ARM Cortex-M3是一個硬核，因此現(xiàn)已不需要這樣的保護形式。

在單芯片環(huán)境中可提供固有的IP安全性，由于SmartFusion是一個快閃器件，因而不再需要從外部存儲讀取配置檔案。在執(zhí)行時，諸如FPGA到ARM內核總線的內部接口是看不到的，同時在它們上面的流量也無法監(jiān)控。

此外，還有多種額外選項可供設計人員用來保護IP。最簡單的方法是將存有FPGA配置的閃存以及Cortex-M3程序代碼編程到“干凈”的區(qū)域中，并設定一個“生效時切斷保險絲”的條件，防止此閃存區(qū)域被讀取或重新編程。此功能也稱為FlashLock。從Actel Libero集成式設計環(huán)境(IDE)輸出的資料，包含配置和運行時間(run-time)程序代碼，也能用128位AES標準進行加密，以期在安全的制造環(huán)境之外也可以確保其IP得到保護。如果以匹配(matching)程序檔案做好設定，一個內建的128位AES解密引擎可在最后的產品制造期間進行安全的系統(tǒng)內(in-system)編程。